"디지털실습" 검색결과 1-20 / 6,264건

• 

  디지털설계 실습보고서

  디지털 시스템 설계 실습보고서 7 실습보고서 7 1.

  리포트 | 3페이지 | 1,000원 | 등록일 2021.12.28

  다운로드 장바구니
• 

  디지털 인문학 데이터 실습

  디지털인문학 데이터실습 ⓒSaebyeol Yu. Saebyeol’s PowerPoint 정개심 1. ... 주제 소개 및 선정 사유 발전하는 디지털 콘텐츠 콘텐츠와 인간의 상호작용 콘텐츠를 통해 바라는 점 과제 주제 한국 MZ 세대의 라이브커머스 이용 현황 및 기대사항 분석 라이브커머스는 ... 인문학적 시사점 디지털 매체가 발달하였다고 하더라도 인간의 상호작용 욕구가 사라진 것은 아님 기계와 비대면을 통해서 온라인으로 소통을 하더라도 ‘ 어떻게 하면 상호작용 효과를 높일

  리포트 | 6페이지 | 2,000원 | 등록일 2021.07.30

  다운로드 장바구니
• 

  디지털시스템설계 실습 13주차

  리포트 | 11페이지 | 2,000원 | 등록일 2023.06.16

  다운로드 장바구니
• 

  임상실습 컨퍼런스 디지털 임플란트 스캐너

  치과 임상실습 환자 CASE 발표 2023.12.29. ... 가능함 오차가 있을 수 있음 * 디지털 인상채득을 하는 이유 : 기존에 본을 뜨는 방식에 비해 편하고 빠른 디지털 인상 채득으로 이렇게 얻어진 데이터를 통해서 최종보철이 제작 03 ... 교과목 : 현장임상실습 교수님 : 학번 : 이름 : CONTENTS 01 환자정보 02 임플란트 scan 03 진료과정 04 다음치료계획 05 소감 01.

  리포트 | 13페이지 | 3,000원 | 등록일 2024.01.03 | 수정일 2024.02.06

  다운로드 장바구니
• 

  디지털집적회설계 9주차 실습

  이번 실습을 통해 지금 다루고 있는 툴에 대해 더 익숙해질 수 있는 시간이 되었고, 파형 분석에 더 능해진 것 같다.가장 어려웠던 점은 추출하기 위해 공유폴더를 이용하는 방법이었다.

  리포트 | 5페이지 | 2,000원 | 등록일 2023.11.03

  다운로드 장바구니
• 

  디지털시스템설계실습_HW_WEEK7

  • Discussion이번 실습과제는 DFF with synch reset and enable, 8-bit Register, 4-digit Seven Segment LED Display를 ... 과제에서는 ld = 1이면 input값인 D가 Q에 저장되면서 메모리의 역할을 하는 것을 알 수 있었고, 8bit로 선언했기때문에 8bit가 저장되는 것을 알 수 있었다.4-digit ... 실습강의노트에 있는 이미 구현된 하위모듈들을 T0P 모듈에 가져와 동작하는 것은, 이전에 했던 4bit full adder를 구현하는 방법과 비슷해보였다.

  리포트 | 9페이지 | 2,000원 | 등록일 2023.06.11

  다운로드 장바구니
• 

  디지털시스템설계실습_HW_WEEK5

  • Discussion이번 시간은 cascadable comparator, matrix multiplication, positive-edge triggered d flip flop에 대해 코드를 구현해보고, 동작원리에 대해 학습해보는 시간이었다. 8bit cascada..

  리포트 | 6페이지 | 2,000원 | 등록일 2023.06.11

  다운로드 장바구니
• 

  디지털시스템설계실습_HW_WEEK11

  • Discussion이번 과제는 7 segment up & down counter를 구현해보고 시뮬레이션을 확인, 그리고syntheis 후에 critical path를 분석하는 것이었다. 결과는 예상대로 잘 나왔고, FSM 설계의 효율성을 알 수 있는 과제였다

  리포트 | 8페이지 | 2,000원 | 등록일 2023.06.11

  다운로드 장바구니
• 

  디지털시스템설계실습_HW_WEEK10

  • Simulation Result결과를 보면, clk과 x가 처음 일치하는 부분은 150ns에서 이다. 순서대로 1101이 되었을 때 result가 1이 출력되는 것을 통해 1101 detector가 제대로 동작함을 알 수 있다.[Utilization and Crit..

  리포트 | 5페이지 | 2,000원 | 등록일 2023.06.11

  다운로드 장바구니
• 

  디지털통신시스템설계실습4주차

  리포트 | 6페이지 | 2,000원 | 등록일 2023.06.11

  다운로드 장바구니
• 

  디지털통신시스템설계실습11주차

  변조 방식은 BPSK를 이용했고, 실습에서 이용했던 코드를 기반으로 과제를 진행했습 니다.

  리포트 | 5페이지 | 2,000원 | 등록일 2023.06.11

  다운로드 장바구니
• 

  디지털시스템설계실습_HW_WEEK6

  shift-register, 4-to-16 Decoder를 베릴로그로 코딩하고 파형을 확인해보는 시간이었다.과제를 할 땐 4-to-1 MUX를 ifelse에 대해서만 구현했지만, 실습할

  리포트 | 6페이지 | 2,000원 | 등록일 2023.06.11

  다운로드 장바구니
• 

  디지털시스템설계실습_HW_WEEK8

  • Simulation Result결과를 보면, din의 초기값으로 0000이 들어왔고, clk과 sin에 맞춰 1씩 shift 되다가 load가 활성화되었을 때, din=1111의 값이 병렬적으로 실행되었음을 알 수 있다. qout=1111이 된 것을 확인할 수 있고..

  리포트 | 6페이지 | 2,000원 | 등록일 2023.06.11

  다운로드 장바구니
• 

  디지털시스템설계실습_HW_WEEK9

  • Discussion이번 실습은 N-bit CLA Adder를 만들고 RTL schemic와 Syntheis schemic를 비교하고 각각의 n-bit cla adder의

  리포트 | 8페이지 | 2,000원 | 등록일 2023.06.11

  다운로드 장바구니
• 

  디지털시스템설계실습_HW_WEEK12

  A와 B가 AND 연산을 해서 결과가 나오는 것을 확인하는 것이다. A AND B는 하나도 겹치지 않으므로 Res=0이 되는 것을 알 수 있고, Res = 0이면 zero =1이 된다.이 또한 파형으로 결과가 잘 나왔음을 알 수 있다.Zero는 Res 가 모두 0일 경..

  리포트 | 11페이지 | 2,000원 | 등록일 2023.06.11

  다운로드 장바구니
• 

  디지털통신시스템설계 12주차 실습

  • Discussions이번 시간은 Gray coding 된 QPSK 변조와 실습에서 구현했던 BPSK의 BER을 비교하는 시간이었다.

  리포트 | 8페이지 | 2,000원 | 등록일 2023.06.16

  다운로드 장바구니
• 

  디지털집적회로설계 12주차 실습

  • SolutionsStatic CMOS Full Adder Schematic Layout그림1을 참고하여 Static Cmos Full Adder 를 그렸다. 12개의 PMOS, 12개의 NMOS, Inverter 2개에 대한 4개의 트랜지스터로 총 28개의 트랜지스..

  리포트 | 9페이지 | 2,000원 | 등록일 2023.11.25

  다운로드 장바구니
• 

  디지털집적회로설계 7주차 실습

  •Discussions이번 실습시간은 2-1 MUX와 D-FF에 대해 subckt을 통해 구현해보는 시간이었다.include를 통해 베릴로그처럼 하위모듈을 구현하여 상위모듈에서 쓸

  리포트 | 9페이지 | 2,000원 | 등록일 2023.11.03

  다운로드 장바구니
• 

  디지털통신시스템설계실습10주차

  이번 과제를 통해서 디지털 통신 시스템에서 변조 및 복조와 채널 페이딩이 신호 전송에 미치는 영향을 볼 수 있었습니다. ... 코드는 실습에서 구현했던 것들을 토대로 BPSK 변조, 복조 과정을 작 성했고 페이딩의 영향을 나타내는 Rayleigh fading channel을 적용하여 코드를 구현했습니다.

  리포트 | 4페이지 | 2,000원 | 등록일 2023.06.11

  다운로드 장바구니
• 

  디지털통신시스템설계실습5주차

  이와 같은 과정은 연속적인 신호의 진폭을 이산적인 값으로 양자화 하는 과정에 초점을 맞추는 실습이었고, 샘플링을 통해 연속적인 시간축의 신호를 이산적인 신호로 변환한 후, 양자화를

  리포트 | 4페이지 | 2,000원 | 등록일 2023.06.11

  다운로드 장바구니