"J/K FF" 검색결과 1-20 / 303건

• 

  홍익대 디지털논리실험및설계 10주차 예비보고서 A+

  입력 J, K가 모두 1일 때 toggle이 일어난다. toggle을 기준으로 살펴보면 첫 번째 FF은 J, K 가 HIGH 로 고정되어 있으므로 항상 toggle이 일어난다. ... 두 번째 FF은 Q0이 J,K로 들어가고 있으므로 Q1은 Q0이 1이 될 때마다 toggle 된다. ... 첫 번째 FF의 J,K는 11로 고정하여 항상 toggle이 일어나도록 한다. 두 번째 FF은 Q0이 1일 때에만 toggle이 일어난다.

  리포트 | 6페이지 | 1,000원 | 등록일 2023.09.18

  다운로드 장바구니
• 

  [A+]아날로그및디지털회로설계실습 11장 결과보고서

  다만 J와 K 입력은 이전 플립 플로의 출력의 상태에 영향을 받는다. ... 세번째 stage 부터는 이전단의 Q 출력과 그 이 전단의 Q 출력값을 AND한 결과값을 J와 K입력으로 대입한다. ... 이전 FF의 출력을 입력으로 사용한다.

  리포트 | 10페이지 | 1,000원 | 등록일 2024.02.18

  다운로드 장바구니
• 

  JK flip flops 실험보고서

  JK FF의 진리표 (3) 그림 4. S=1일 때의 JK FF의 timing diagram 3. Master-slave FF (S=C=J=K=1 로 설정한 후 실험) 3.1. ... J와 K를 “1”로 놓고 SET(S)와 CLEAR(C)의 값에 따른 출력을 조사한다. 또 J와 K를 “0”으로 놓고 S와 C의 값에 따른 출력을 조사한다. ... J = K = 1 S C Q 1 0 1 0 1 1 0 0 1 1 0 1 J = K = 0 S C Q 1 0 1 0 1 1 0 0 1 1 0 1 표 2.

  리포트 | 5페이지 | 1,000원 | 등록일 2021.04.06

  다운로드 장바구니
• 

  SR-FF/JK-FF

  JK-FF j,K,CLK값이 001일 때 j와 k의 값이 00 일 경우에 clk가 상승할?? 값의 변화가 없으로 전의 값이 0으로 지속합니다. ... 이것은 .j(j).k(k).clk(clk).q(q).nq(nq)의 식을 보고 알수 있습니다. ... J,K,CLK값이 101일 때 j와 k의 값이 10 일 경우에 clk가 상승할?? set되므로 q의 값이 1로 바뀝니다.

  리포트 | 7페이지 | 1,000원 | 등록일 2021.01.11 | 수정일 2021.01.13

  다운로드 장바구니
• 

  Slot die 공정을 통한 페로브스카이트 태양전지 제작 실험

  특히, FF와 Conversion efficiency에 대한 결과를 자세히 알아볼 것이다. 이에 대한 J-V Curve를 얻는다. ... 이 전지에 대한 J-V Curve는 아래의 두 그래프와 같다. P가 최대인 점에서 수직 방향 넓이가 FF이다. FF가 직사각형의 모양에 가까울수록 efficiency가 높다. ... Figure 6 Efficiency가 높은 두 전지의 J-V Curve, K3-3-1, N9-4-1 Fi 작은 것을 볼 수 있다.

  리포트 | 6페이지 | 4,000원 | 등록일 2023.02.15

  다운로드 장바구니
• 

  한양대 counter

  (reset) FF과 마찬가지로, J는 set K는 reset을 뜻한다.JK Flip-Flop의 timing diagram은 다음과 같다.다른 FF과 마찬가지로 output 값에서 ... and gate를 추가한 FF이다. ... SR FF에서 (1,1)을 사용하지 못하는 한계점을 극복하는 Flip-Flop으로 set, reset이 (1,1)일 때 output 값이 toggle 즉, 반전 된다.S(set) R

  리포트 | 5페이지 | 2,000원 | 등록일 2023.03.21

  다운로드 장바구니
• 

  한양대학교 기계공학부 재료역학전산설계 레포트

  = {bmatrix{k2&k3&k4#k3&k4&k5#k4&k5&k6}} {bmatrix{d _{2,x} =?#d _{2,y} =? ... 1:length(weights) xi=gausspoints(i); eta=gausspoints(j); [B,detJ]=MatB(xi,eta,px,py); Sigma = Sigma + ... method of obtaining stress matrix in QUAD element. ··· Sigma = zeros(1,3); for i=1:length(weights) for j=

  리포트 | 7페이지 | 10,000원 | 등록일 2023.11.12

  다운로드 장바구니
• 

  실험23_계수기 회로_예비레포트

  이때 J신호는 S신호로, K신호는 R신호로 매칭된다. ... JK flip-flop(이하 FF)에 J=K=1의 신호가 입력되면 출력 Ｑ가 반전되어 bar{Ｑ}가 출력되는 것을 toggle이라고 한다. ... 제목 : 계수기 회로 ⑴ JK flip-flop에서 입력이 J=K=1 일 때 토글 동작이 되는 이유를 설명하라.

  리포트 | 2페이지 | 1,000원 | 등록일 2020.04.15

  다운로드 장바구니
• 

  VHDL 실습(D-FF, JK-FF, Counter) 결과

  여기에서는 CLK이 상승에지일 때에만 발생하게 해서 입력이 J,K가 0일때는 이전상태를 유지하고, J=0, K=1이면 RESET되서 출력이 0이되며 J=1, K=0이면 SET되서 출력이 ... ) 1 0 유지 ↓(하강) 1 1 유지 ☞ JK-FF은 어떠한 CLK이 작용하였을 때 J,K가 모두 1일 때 출력이 이전상태의 반전되는 값이 되는 것을 제외하고 S,R-FF과 같은 ... JK-FF 입력 출력 CLK J K Q ↑(상승) 0 0 유지 ↑(상승) 0 1 0 ↑(상승) 1 0 1 ↑(상승) 1 1 반전 ↓(하강) 0 0 유지 ↓(하강) 0 1 유지 ↓(하강

  리포트 | 9페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  JK flip-flops

  결국, J와 K는 latch를 set하고 clear하기 위해 존재하며 RS latch에서 S,R처럼 동작함 2. single chip JK FF ① IC 7476에는 2개의 JK FF이 ... 또 J와 K를 “0”으로 놓고 S와 C의 값에 따른 출력을 조사한다. ⇒ J = K = 1일 때는 토글되어 출력이 나오는 것으로 보아 입력, 즉 J, K가 1일 때 토글이 일어나도록 ... SR 플립플롭에서 S = J 이며, R = K 라 보면된다. J = K = 1 일 때 SR 플립플롭에서는 허용하지 않지만 JK 플립플롭에서는 현재값의 보수로 출력이 된다.

  리포트 | 3페이지 | 1,000원 | 등록일 2019.06.25

  다운로드 장바구니
• 

  논리회로실험 순차회로 설계

  JK Flip-Flop을 설계하시오. (1) jk ff JK FF의 특성표Q(t) J K Q(t+1) 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 1 1 0 ... 1 0 1 1 0 1 1 1 1 0 1) 진리표와 특성표 JK FF의 진리표CLK J K Q(t+1) 1 0 0 Q(t) (불변) 1 0 1 0 1 1 0 1 1 1 1 {bar{Q ... j와 k의 값에 상관없이 CLR의 값이 1일 때 Q의 값이 1, Q_bar가 0, PR의 값이 1일 때 Q의 값이 0, Q_bar의 값이 1이라는 것을 확인하여 제대로 코드를 작성하였음을

  리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  디지틀논리회로실험 10 플립플롭

  M/S JK - FF J,K,C 에 따른 Q,/Q 를 구한다 7474 을 이용한 D-FF 2 분주 회로 클락 ( 채널 1) 이 상승 엣지일때 Q1( 채널 2) 가 Toggle 된다 ... 따라서 D 형 플립플롭은 클록입력이 0 에서 1 로 바뀔 때 D 입력의 상태를 저장하게된다 . 3.JK 플립플롭 RS 에서와 달리 JK 플립플롭에서는 J,K 가 1 이여도 클록펄스에 ... 이를 보안하고 기능을 강화하고자 하여 만든것이 JK 래치인데 J,K 가 각각 1 이면 Toggle( 반전 ) 상태가 되어 금지상태가 없어 보다 안정적이고 기능을 추가하였다고 볼 수

  리포트 | 12페이지 | 3,000원 | 등록일 2019.11.05 | 수정일 2021.11.15

  다운로드 장바구니
• 

  서강대학교 21년도 디지털논리회로실험 6주차 결과레포트 (A+자료) - Flip-flop, Registers

  위의 JK FF은 CLK이 high이고, J와 K가 둘 다 1일 때, 이전 출력을 toggle하여 내보낸다. ... 어차피 KJKC에서 J=K이면 T FF으로 기능하니, 그냥 FJKC를 FTC로 교체해주면 되었다. 기능은 똑같을 것이다. ... 따라서 JK flip-flop은 J=K라면, J=0일 때는 이전의 상태를 유지하고 J=1일 때 Toggle을 수행하는 T flip-flop으로 동작한다고 할 수 있다.

  리포트 | 20페이지 | 2,000원 | 등록일 2022.09.18

  다운로드 장바구니
• 

  실험6 이진 계수기 (Binanry Counter) 결과보고서 A+ 레포트

  먼저 Switch 1에 CLK 신호를 Switch 2에는 CLR을 연결하였고, 나머지 J와 K, preset 등 에는 위의 회로 와 같이 연결하였다. ... 마지막 실험은 TTL IC 7476 dual JK FF 2개와 TTL IC 7408을 사용하여 위의 그림과 같은 동기형 계수기를 만 들었다.

  리포트 | 6페이지 | 2,000원 | 등록일 2023.11.15

  다운로드 장바구니
• 

  [A+보고서] 회로실험 플립플롭의 기능 예비보고서

  JK 플립플롭의 논리기호 JK 플립플롭의 회로도 JK플립플롭 진리표 J K Q Q 0 0 불변 0 1 1 0 1 0 0 1 1 1 토글(toggle) - 입력파형을 클록형 JK FF에 ... Edge-triggerd 플립플롭 회로도 (5) T flip-flop J-K플립플롭은 J와 K 입력을 묶어서 하나의 입력 신호 T로 동작시키는 플립플롭이다. ... J와 K입력은 J=K=1인 조건에서 모호한 출력 상태를 갖지 않는다는 큰 차이를 제외하고는 클록 입력을 갖는 RS 플립플롭과 동일한 방법으로 플립플롭의 상태를 제어한다.

  리포트 | 7페이지 | 1,500원 | 등록일 2022.12.24

  다운로드 장바구니
• 

  [A+보고서] 회로실험 카운터 회로 예비보고서

  . - J-K 플립플롭 또는 T 플립플롭을 사용하여 구성한다. → J/K 모든 입력을 1로 하거나 T 입력을 1으로 하여 토클로 동작하도록 한다. - 카운터에서 구별되는 상태의 수가 ... K 입력에 대한 Karnaugh map을 구한다. ④ 완성된 동기식 카운터 회로를 그린다. - JK 플립플롭을 사용하여 모든 앞단 의 출력들을 AND 게이트로 모아 다음 단의 J와 ... K=1이 된다.

  리포트 | 8페이지 | 1,500원 | 등록일 2022.12.24

  다운로드 장바구니
• 

  실험22_flip-flop 회로_결과레포트

  NOR RS FF을 기준으로 하였을 때 R입력을 K·Ｑ로 하고, S입력을 J·bar{Ｑ}로 하면, 본래 NOR RS FF에서 forbidden 출력을 발생시켰던 모든 입력을 High로 ... 입 력 JK FF 출력 J K Q bar{Ｑ} 0 0 Ｑ bar{Ｑ} 0 1 0 1 1 0 1 0 1 1 bar{Ｑ} Ｑ ⑶ D flip-flop D FF은 입력 신호를 Ｑ출력을 통해 ... Tocci Ronald J.외 2인, 「디지털 시스템」 신인철 외 2인 공역, 서울 : PEARSON, 2011.

  리포트 | 4페이지 | 1,000원 | 등록일 2020.04.15

  다운로드 장바구니
• 

  홍익대_디지털논리회로실험_9주차 예비보고서_A+

  링 카운터는 D Flip-flop과 J-k Flip-flop으로 구현할 수 있다. ... 그러므로 FF0의 에 LOW를 입력해주고 FF1, FF2, FF3의 에 LOW를 입력해주면 초기조건을 만족시킨다. ... (n=0~7) 2.3 응용실험 (1) 마지막 D Flip-flop 즉 FF3의 출력 값을 첫번째 D Flip-flop의 입력으로 사용하는 것이 존슨 카운터이다.

  리포트 | 6페이지 | 1,500원 | 등록일 2024.05.15

  다운로드 장바구니
• 

  6주차 결과보고서- 디지털 시스템 설계 및 실험 결과보고서

  J-K Flipflop module JKflipflop(clk,J,K,Q,NQ); input J,K,clk; output Q,NQ; wire w1,w2,w3; and and1(w1, ... NQ,J); and and2(w2,Q,~K); or or1(w3,w1,w2); Dflipflop dfff(clk,w3,Q,NQ); endmodule 4. ... 초기값을 결정하기위해 clr 이라는 변수를 사용하여 D-FF에 clr값을 넣고 clr이 1일 때 Q가 1로 초기화되도록 해주면 module Dflipflop(clr,clk,D,Q,

  리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

  다운로드 장바구니
• 

  (2019년도 A+) PEMFC, DSSC 결과보고서

  -1mol-1ⅹ300K/0.986923atm=24.944L 이다. ... 이를 통해 V-J, P-J그래프를 그려 전체적인 경향을 알아본다. 연료전지 반응에 필요한 수소와 산소의 양을 계산할 수 있다. ... 임의로 수소와 공기를 이상기체라 가정하자. 300K, 1bar의 조건이다. 1bar=0.986923 atm PV=nRT 사용하자 n=1mol이라 하면 V=1molⅹ0.08206L*atmK

  리포트 | 9페이지 | 2,500원 | 등록일 2020.04.16

  다운로드 장바구니