"Latch의 동작" 검색결과 1-20 / 621건

• 

  [논리회로실험] Latch & Flip-Flop - 결과보고서

  추가로 이론을 통해 알아본 Latch와 F/F의 동작 차이를 확인하였다. ... 두 회로 모두 이전의 출력 값을 기억함으로써 동작하지만 Latch의 동작점이 단순히 C = 0 or C = 1 입력이고 C=0 일 때 입력 값에 상관없이 이전 값을 출력하는 것이라면 ... 고찰 이번 실험에서는 Latch with enable을 직접 구성해보고 truth table을 작성하여 enable 입력 값에 따른 Latch 회로의 동작을 알아보았고 Flip-Flop

  리포트 | 6페이지 | 1,000원 | 등록일 2021.05.04

  다운로드 장바구니
• 

  디지털 논리실험 8주차 예비보고서

  1.1 Gated D Latch의 동작에 대해 설명하시오. Gated D Latch는 D와 EN을 입력 값으로 갖고, Q와 를 출력 값으로 가진 다. ... 이때 D의 입력 값이 0일 때에는 Q=0, =1이 되고, D의 입력 값이 1일 때에는 Q=1,  =0이 된다. 1.2 D Flip-flop의 동작에 대해 설명하시오. ... D Flip-flop은 D Latch와 같이 D의 값을 Q의 값으로 전달해주지만 EN의 값 이 들어와 있는 내내 Q 값을 바꿀 수 있는 Latch와 달리 Flip-flop은 clock

  리포트 | 4페이지 | 2,000원 | 등록일 2023.04.11

  다운로드 장바구니
• 

  4주차-실험15 예비 - 플립플롭의 기능

  이해한다. (2) D, JK 플립플롭의 동작을 이해한다. ... R-S, Q, Q의 관계를 관찰하여 R-S 플립플롭의 동작을 설명하라. ... 회로와 flip flop 회로를 비교 설명하라. ⇒ Latch와 flip flop은 순서논리 회로에 사용되는 기본적인 기억소자입니다.

  리포트 | 7페이지 | 1,500원 | 등록일 2020.10.02

  다운로드 장바구니
• 

  홍익대학교 디지털논리실험및설계 8주차 예비보고서 A+

  반대의 경우도 마찬가지로 동작합니다.1.2 D Flip-flop의 동작에 대해 설명하시오.EN이 HIGH 일 때 입력 D의 상태가 바로 Latch의 상태였던 Gated D Latch와는 ... 1.1 Gated D Latch의 동작에 대해 설명하시오.Gated D Latch의 경우 오직 하나의 입력 (D)과 EN 입력만을 가지고 있습니다. ... EN이 HIGH 일 때, D가 HIGH 면 Latch는 Set 상태이고 D가 LOW 이면 Latch는 Reset 상태입니다.

  리포트 | 6페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

  다운로드 장바구니
• 

  Flip-Flop과 Latch [플립플롭과 래치] D Latch에서 Flip-Flop까지

  D Latch가 동작하는 모습우리가 바라는 동작 모습 왜 우리는 State Storage에 D Latch를 사용하면 안 될까? ... D Flip-Flop 디자인 D Latch가 CLK에 맞춰 동작하게 하기 위해서는 D Latch의 Enable에 CLK를 넣어주면 되는 것 같아 보이지만, CLK가 HIGH일 때 계속 ... 하지만 우리가 State Storage 소자로 사용하기에는 부족한 부분이 있는데, D Latch가 정확한 시간에 맞춰 동작하지 않는다는 점이다.

  리포트 | 8페이지 | 1,000원 | 등록일 2022.08.26

  다운로드 장바구니
• 

  D-latch,D-flip-flop,J-K-flip-flop 예비레포트

  Gate 형 d latch는 입력 d와 S-R 래치 동작을 제어해 주는 E 입력으로 구성된다. ... 관련 이론 -d latch flip-flop과 latch는 두 개의 안정된 상태 중 하나를 가지는 1비트 기억소자이다. latch나 flip-flop은 정상 출력과 부정 출력을 가지고 ... JK 플립플럽은 SR 래치에서 금지된 입력을 토글로 바꾸어 동작하도록 만들어진 플립플럽이다.

  리포트 | 4페이지 | 1,000원 | 등록일 2022.08.21

  다운로드 장바구니
• 

  인하대 VLSI 설계 6주차 Flip-Flop

  Master Latch와 Slave Latch로 불리는 2중 Latch를 통해 입력 신호 D를 출력 신호 Q에 전달하는데 CLK의 edge에서만 동작한다. ... 이를 통해 Post-sim과 Pre-sim 모두 Flip-Flop의 동작이 잘 이루어짐을 시뮬레이션을 통해 알 수 있었다. ... Latch의 종류에는 Negative Latch와 Positive Latch가 있으며 그 Schematic design은 [그림 1]과 같다. eq \o\ac(○,1) Negative

  리포트 | 8페이지 | 2,000원 | 등록일 2023.03.15 | 수정일 2023.03.22

  다운로드 장바구니
• 

  홍익대학교 디지털논리실험및설계 7주차 예비보고서 A+

  1.1 S-R Latch와 S’-R’ Latch의 동작에 대해 설명하시오.S’-R’ Latch는 일종의 메모리 역할을 할 수 있는 device라고 볼 수 있습니다. ... 만약 각각의 경우에 대해서 상태를 저장하고 싶다면 Latch를 NC 상태 (S’ = 1, R’ = 1)로 두고 필요할 때마다 Q에 저장된 값 (상태)를 꺼내서 사용할 수 있습니다. ... S’-R’ Latch를 사용할 때 주의해야 할 부분은 Active Set과 Active Reset 신호 (S’ = 0, R’ = 0)가 동시에 입력으로 들어오는 경우는 invalid이기

  리포트 | 7페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 6주차 결과보고서

  이 상태를 Oscillate 상태라고 부른다.D-latch는 SR-latch에서 발생한 문제를 해결한 latch로 clock이 HIGH상태일 경우에만 D의 신호에 따라 Q가 동작한다 ... 동작원리를 이해한다.3) ISE의 simulation 기능에 대해 배운다.2. ... 실험목적1) Flip-flop의 종류를 파악하고 각각의 동작원리를 이해한다.SR-, D-, JK- flip-flopsSet up time과 hold time에 대해 이해한다.2) Resisters의

  리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

  다운로드 장바구니
• 

  서강대학교 21년도 디지털논리회로실험 6주차 결과레포트 (A+자료) - Flip-flop, Registers

  디지털논리회로실험 6주차 실험 보고서 목적 - Flip-flop의 종류를 파악하고 각각의 동작원리를 이해한다. ... 않았을 경우에 출력을 예측할 수 없게 될 것이고, 원하는 대로 동작하지 못할 것이다. ... STEP 20: step19와 step20을 통해 알아본 이 회로의 동작은 다음과 같다.

  리포트 | 20페이지 | 2,000원 | 등록일 2022.09.18

  다운로드 장바구니
• 

  Latch up in CMOS report

  ON, OFF상태를 변화시킬 때는 전력을 소모하지만 같은 입력신호에 대하여 N, PMOS가 서로 반대로 동작하므로 전원과 GND사이에 흐르는 bleeding current가 거의 없는 ... MOSFET의 동작 영역에서 직류 전달 특성은 linear region에서 출력 전압이 입력전압과 거의 같고, saturation region에서 출력전압은 gate voltage에서 ... Gate, Drain Source만 동작해야 하지만 모든 반도체 소자에는 parasitic capacitance와 resistance가 존재하고, 이에 의해 parasitic transistor가

  리포트 | 4페이지 | 1,000원 | 등록일 2022.02.21

  다운로드 장바구니
• 

  filp flop(sr, d) 결과보고서(기초실험1)-틴커캐드

  Clocked D latch는 clock=1인 경우에 D latch와 동일한 동작을 한다는 것을 알 수 있었다. ... 동작을 한다고 이해할 수 있다. 2. ... 사고 실험을 통해 작성한 timing diagram의 결과를 보면, clock=1인 경우엔 SR LATCH와 동일한 동작 특성을 보였으며 clock=0인 경우에는 이전의 값이 계속해서

  리포트 | 8페이지 | 1,000원 | 등록일 2022.05.03 | 수정일 2023.11.29

  다운로드 장바구니
• 

  홍익대 디지털논리실험및설계 7주차 예비보고서 A+

  실험 준비 1.1 S-R Latch와 S’-R’ Latch의 동작에 대해 설명하시오. Latch는 1비트의 문자를 보관하고 유지할 수 있는 회로이다. ... 따라서 순간적으로 CLK’와 CLK가 모두 0인 순간이 생겨 CLK＊가 1을 출력한다. 1.3 J-K Flip-Flop의 동작에 대해 설명하시오. ... S-R Latch는 NOR 게이트를 이용해 결선되고 S’-R’ Latch는 NAND 게이트를 이용해 결선되므로 SR NOR Latch, SR NAND Latch 라고도 불린다.

  리포트 | 8페이지 | 1,000원 | 등록일 2023.09.18

  다운로드 장바구니
• 

  RS-Latch 및 D-Latch 결과보고서 A+ 레포트

  ∘ 오차 및 토의- 이번 실험에서 RS latch 및 D latch의 동작과 그 특성에 대하여 실험하였다. 4번 실험까지는 특별한 어려움이 없었지만 마지막 실험에서 회로를 구성하는데

  리포트 | 3페이지 | 2,000원 | 등록일 2023.11.15

  다운로드 장바구니
• 

  반도체 공정 레포트 - latch up (학점 A 레포트)

  Latch-up effect in CMOS 목차 Latch-up 이란 해결방안 Latch-up 이란 Latch-up 현상을 알아보기 전에 CMOS에 대해 알아보면 CMOS는 PMOS ... 만약 pnpn에 순방향 전압이 걸리면 여기에 substrate로 hole이 공급되게 되고 이는 npn을 동작 시킨다. ... 반대로 npn에 순방향 저압이 걸린다면 n-well에 전자를 공급하게 되며 이는 pnp를 동작 시키게 하는 원인이 되는 것이다.

  리포트 | 7페이지 | 2,000원 | 등록일 2022.12.29

  다운로드 장바구니
• 

  홍익대 디지털논리실험및설계 8주차 예비보고서 A+

  실험 준비 1.1 Gated D Latch의 동작에 대해 설명하시오. Latch는 Enable의 레벨(0또는 1)에 따라 1비트의 정보를 보관하고 유지할 수 있는 회로이다. ... Gated D Latch와 마찬가지로 D의 입력값을 그대로 Q로 출력한다. 1.3 D Flip-flop 7474의 datasheet를 확인하시오. 1.4 T Flip-flop의 동작에 ... Gated D Latch는 Gated S-R Latch와 유사하게 구성되어있다.

  리포트 | 7페이지 | 1,000원 | 등록일 2023.09.18

  다운로드 장바구니
• 

  SR Latch, D Flip Flop, T Flip Flop 결과레포트

  이번 실험을 계기로 flipflop에 동작에 대해 더 확실하게 알 수 있었따. ... 실험 제목 [SR Latch, D Flip Flop, T Flip Flop] 2. 실험 결과 -sr latch -d flip-flop -t flip-flop 3. ... 고찰 이번 실험은 vivado을 이용해서 sr latch, d flipflop, t flipflop 의 코드를 짜고 시뮬레이션 결과를 확인하는 실험이었다. sr latch는 set과

  리포트 | 2페이지 | 2,000원 | 등록일 2022.08.22

  다운로드 장바구니
• 

  홍익대_디지털논리회로실험_8주차 예비보고서_A+

  디지털 논리실험 및 설계 8주차 예비보고서 실험 준비 1.1 Gated D Latch의 동작에 대해 설명하시오. Gated S-R Latch와 매우 유사하다. ... 즉 EN에 1이 입력될 때는 D에 입력되는 값이 Q에 출력된다. 1.2 D Flip-flop의 동작에 대해 설명하시오 D Flip-flop의 작동원리는 Gated D Latch와 매우 ... S와 R에 1이 동시에 입력되는 것을 막기 위해 R에 인버터를 이용해 를 입력하는 Gated S-R Latch가 Gated D Latch라고 할 수 있다.( D Latch는 S 대신

  리포트 | 7페이지 | 1,500원 | 등록일 2024.05.15

  다운로드 장바구니
• 

  아날로그및디지털회로설계실습 래치와플립플롭

  설계실습 계획서 1-3-1 RS Latch의 특성 분석 (A) RS Latch의 진리표를 나타내고 아래 그림 RS Latch의 이론적인 상태도를 그린다. ... 서론 순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다. 2. 실험결과 1-3. ... Adder 회로 설계 분 반 교 수 명 실험 날짜 제출 날짜 조 학 번 이 름 요약 : 순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작

  리포트 | 3페이지 | 1,000원 | 등록일 2021.12.15

  다운로드 장바구니
• 

  인하대 vlsi 6주차 플리플롭

  각각 master와 slaver로 불리는 2중 latch를 이용하면 D의 신호를 Q로 전달하는데 , clk의 edge에서만 동작하도록 만들 수 있다.하나의 latch는 아래와 같은 ... Negative latch회로를 가지고 동작 분석을 해보면 다음과 같다. Clk가 0일 때, 가운데 pmos는 on이 되어 마치 inverter와 같은 회로구성을 갖게된다. ... 이 동작이 위의 사진에서 transparent라고 표현되어있다. Clk가 1일 때, 가운데 pmos는 off가 되어 더 이상 invert의 동작을 할 수 없게된다.

  리포트 | 10페이지 | 3,000원 | 등록일 2020.07.09 | 수정일 2020.07.15

  다운로드 장바구니