"Pspice회로도" 검색결과 1-20 / 2,019건

• 

  [전자회로] Pspice (AND, OR, NOT gate) 회로도 실험 레포트

  결과 PSpice를 통해 AND, OR, NOT gate를 이용해 설계한 회로도를 시뮬레이션 해보고, 위에서 얻은 결과 값과 같은지 비교해보았다. 4. ... 기호 X = X = A · B X = A+B 회로도에 설정해준 입력값과 그에 따른 AND, OR, NOT Gate의 결과값을 기본회로의 원리에 따라 구해보면 아래와 같다. ... 마지막으로 NOT gate는 입력논리회로의 반대의 값이 출력되기 때문에, INPUT2의 반대값이 출력된다.

  리포트 | 4페이지 | 1,500원 | 등록일 2020.11.30 | 수정일 2020.12.02

  다운로드 장바구니
• 

  [디지털 로직, Digital design] 산술논리연산장치(Arithmetic and Logic Unit ; ALU) orcad hierarchical 회로도 & pspice 시뮬레이션

  Combinational Logic)과 동기식 순차논리회로(Synchronous Sequential Logic)을 종합적으로 포함하고 있는 것은 산술논리회로(ALU-Arithmetic ... 처음 term-project를 부여받고 어떤 디지털 시스템을 구현해 보는 것이 그동안 배운 것을 총괄적으로 정리할 수 있는 기회가 될 것인지 생각해 본 결과 그간 배운 조합논리회로( ... 먼저 입력되는 clock에 의해 하나씩 증가되는 4bit의 이진수 A, B에 대해서 산술연산과 논리연산을 수행할 수 있는 회로를 설계한 뒤 연산선택단자와 출력선택단자에 5비트 카운터를

  리포트 | 9페이지 | 1,000원 | 등록일 2004.12.03

  다운로드 장바구니
• 

  실습4.MOSFET의 특성측정-에이쁠-예비보고서

  이 값을 gm의 식에 대입시켜 gm또한 구해준다. gm=kn*VoV=0.2299*0.6=0.1379A/V 3.2 MOSFET 회로도 구성 및 시뮬레이션 (OrCAD PSPICE) ( ... A) OrCAD를 이용하여 그림 1의 회로도를 설계하여라. (2N700/FAI 이용, VG와 MOSFET 게이트 연결 시 점퍼 와이어 대신 1KΩ 이하 저항 사용 가능) (B) PSPICE를 ... (E) PSPICE를 이용하여 iD-vDS 특성곡선을 제출하여라.

  시험자료 | 4페이지 | 1,500원 | 등록일 2020.09.04

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 1

  PSpice 시뮬레이션 회로도 및 결과 실험1) 4-to-1 MUX를 구성하고, S1과 S0의 입력신호에 따른 출력 Y를 작성하시오. ?회로도 ? 시뮬레이션 결과 ? ... 회로도 ? 시뮬레이션 결과 ... 회로도 ? 시뮬레이션 결과 ?

  리포트 | 19페이지 | 3,000원 | 등록일 2023.09.22

  다운로드 장바구니
• 

  A+ 2022 중앙대학교 전자회로설계실습 예비보고서 4 MOSFET 소자 특성 측정

  구성 및 시뮬레이션 (OrCAD PSPICE) (A) OrCAD를 이용하여 그림 1의 회로도를 설계하여라. (2N7000/FAI 이용, VG와 MOSFET 게이트 연결 시 점퍼 와이어 ... _{n}을 이용하여 g _{m} 을 구하면 g _{m} =(223.214TIMES10 ^{-3} )TIMES0.6SIMEQ133.928[rmmA/V] 이다. 3.2 MOSFET 회로도 ... (E) PSPICE를 이용하여 iD-vDS 특성곡선을 제출하여라.

  리포트 | 4페이지 | 1,000원 | 등록일 2023.02.25

  다운로드 장바구니
• 

  [A+][중앙대학교 전자회로설계실습] 실습4 MOSTFET 소자 특성 측정 예비보고서

  구성 및 시뮬레이션 (OrCAD PSPICE) (A) OrCAD를 이용하여 그림 1의 회로도를 설계하여라. (2N7000/FAI 이용 및 RD는 Short시켜 시뮬레이션 진행 이용 ... V _{OV} =0.4V 일 때 g _{m}값은 g _{m} =k _{n} V _{OV} =223m TIMES 0.4=89.2`[mA/V ^{2} ] 이다. 3.2 MOSFET 회로도 ... 전자 회로 설계 실습 설계 실습 4.

  리포트 | 5페이지 | 1,000원 | 등록일 2022.03.30 | 수정일 2022.04.20

  다운로드 장바구니
• 

  실험18_전자회로실험_예비보고서_증폭기의 주파수 응답 특성

  그러므로 예비 보고 사항에서의 이득 대역폭을 증가시키기 위한 방안은 회로를 closed loop로 만들면 대역폭을 증가시킬 수 있다. - 실험에 대한 pspice 회로도 및 시뮬레이션 ... 회로도 전류 거울에 의해 결정되는 와 전류 사이의 관계를 구하시오, 전압도 계산하시오. (이때 트랜지스터의 출력 저항이 전류에 미치는 영향을 고려하시오). ... 실험 17에서 제작한 공통 소오스 증폭기를 Pspice를 이용하여 주파수 응답 특성에 대해 알아보시오.

  리포트 | 4페이지 | 2,500원 | 등록일 2024.01.09

  다운로드 장바구니
• 

  중앙대 전자회로설계실습 (예비) 4. MOSFET 소자 특성 측정 A+

  일 때, 이다. 3.2　MOSFET 회로도 구성 및 시뮬레이션 (OrCAD PSPICE) (A) OrCAD를 이용하여 그림 1의 회로도를 설계하여라. (2N7000/FAI 이용, VG와 ... 전자회로설계실습 예비보고서 (4. MOSFET 소자 특성 측정) 제출일 : 3. ... (E) PSPICE를 이용하여 iD-vDS 특성곡선을 제출하여라.

  리포트 | 4페이지 | 2,500원 | 등록일 2022.04.09

  다운로드 장바구니
• 

  실험15_전자회로실험_예비보고서_다단 증폭기

  입력 전류 그래프 출력 전류 그래프 - 실험에 대한 pspice 회로도 및 시뮬레이션 결과 예비보고사항에 기재한 시뮬레이션 결과는 이번 항목에 기재하지 않음 실험회로 1 회로도 첫 ... 실험회로 2의 전압 이득, 입력 임피던스, 출력 임피던스를 Pspice를 이용해 구하시오. ... 실험회로 1의 전압 이득, 입력 임피던스, 출력 임피던스를 Pspice를 이용해 구하시오. 입력 전류 그래프 출력 전류 그래프 3.

  리포트 | 5페이지 | 2,500원 | 등록일 2024.01.09

  다운로드 장바구니
• 

  실험17_전자회로실험_예비보고서_능동부하가 있는 공통 소오스 증폭기

  회로도 , , 의 그래프 - 실험에 대한 pspice 회로도 및 시뮬레이션 결과 예비보고사항에 기재한 시뮬레이션 결과는 이번 항목에 기재하지 않음 실험회로 1 회로도 , , 의 그래프 ... 측정하면 된다. 3. 10kHz의 0.01 정현파를 입력 전압 으로 인가했을 때, 왜곡 없이 최소 0.01 정현파를 얻는 공통 소오스 증폭기를 설계하시오, 수식을 통한 계산과 더불어 Pspice등의 ... 그림[17-5]의 실험회로를 T모델을 사용하여 소신호 등가회로로 표현하고, 입력단에서 바라본 회로의 입력 저항 , 출력단에서 바라본 회로의 출력 저항 , 게이트-드레인 간 전압 이득

  리포트 | 4페이지 | 2,500원 | 등록일 2024.01.09

  다운로드 장바구니
• 

  [A+][예비보고서] 중앙대 전자회로설계실습 4. MOSFET 소자 특성 측정

  구성 및 시뮬레이션 (OrCAD PSPICE) (A) OrCAD를 이용하여 그림 1의 회로도를 설계하여라. (2N7000/FAI 이용) (B) PSPICE를 이용하여 iD-vGS특성곡선을 ... 2.1)*0.14 = 223 Vt = 2.1 V, kn = 223 mA/V2 Gm = kn(Vgs - Vt) = knVOV = 223 * 0.6 = 134mA/V 3.2 MOSFET 회로도 ... (E) PSPICE를 이용하여 iD-vDS 특성곡선을 제출하여라.

  리포트 | 4페이지 | 1,000원 | 등록일 2022.04.08

  다운로드 장바구니
• 

  [중앙대학교 3학년 1학기 전자회로설계실습] 예비보고서4 구매 시 절대 후회 없음(A+자료)

  구성 및 시뮬레이션 (OrCAD PSPICE) (A) OrCAD를 이용하여 그림 1의 회로도를 설계하여라. (2N7000/FAI 이용, R _{G} =1`M OMEGA 으로 설정) ... 위에서 구한 값을 이용해 g _{m} =k _{n} V _{OV} =0.231A/V ^{2} TIMES 0.6V` APPROX 0.139S 임을 구할 수 있다. 2.2 MOSFET 회로도 ... < 전자회로 설계 및 실습 예비보고서 > 설계실습 4.

  리포트 | 5페이지 | 1,000원 | 등록일 2023.08.28

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 1

  PSpice 시뮬레이션 회로도 및 결과 ?JK Flip-Flop 실험 실험1) 다음 회로도를 구성하고, 표를 완성하시오. ... 실험1 회로도 실험1 시뮬레이션 실험2) 다음 회로도를 구성하고, 표를 완성하시오. 실험2 회로도 실험2 시뮬레이션 실험3) 다음 회로도를 구성하고, 표를 완성하시오. ... D,T Flip-Flop 실험 실험1) 다음 회로도를 구성하고, 표를 완성하시오.

  리포트 | 14페이지 | 3,000원 | 등록일 2023.09.22

  다운로드 장바구니
• 

  실험16_전자회로실험_예비보고서_전류원 및 전류거울

  회로도 및 시뮬레이션 결과 예비보고사항에 기재한 시뮬레이션 결과는 이번 항목에 기재하지 않음 실험회로 1 회로도 , , 의 그래프 ... 실험회로 1 붙임 3. 실험에 대한 이론 - 예비보고사항 1. 전류 거울에 의해서 와 전류 사이의 관계를 구하고, 도 계산하시오. 2. ... 전류의 불일치가 일어날 수 있다. - 전류거울에 발생하는 전압 드롭에 영향을 미칠 수 있다. - 위와 같은 영향으로 인하여 전압, 전류 전반에 영향을 미칠 수 있다. - 실험에 대한 pspice

  리포트 | 3페이지 | 2,500원 | 등록일 2024.01.09

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - NE555 Timer 발진회로 응용 실험 1

  PSpice 시뮬레이션 회로도 및 결과 실험 1) NE555 응용회로의 동작 이해 ① NE555 Timer 회로를 구성하시오. ② 555 Timer의 출력에서 나오는 구형파의 주파수를 ... NE555의 핀번호 및 내부 회로도 ? 불안정 모드 - 발진기로 작동한다. ... NE555의 핀번호 및 내부 회로도 ? 전압 분배기 (연두색) - 공급 전압 VCC와 접지 GND 사이에 저항 3개로 구성되어 전압 분배 역할을 한다.

  리포트 | 9페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - ADC(Analog to Digital Converter) 실험 1

  PSpice 시뮬레이션 회로도 및 결과 실험 1) ADC 회로도를 구성하시오. ※ 멀티심 회로도 ※ 실험 2) Input 전압값을 기록하고, LED로 출력된 값을 2진수, 10진수로 ... 디지털회로실험및설계 예비 보고서 #7 ( ADC(Analog-to-Digital Converter) 실험 ) 과 목 담당교수 제 출 일 학 번 이 름 1.

  리포트 | 7페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

  다운로드 장바구니
• 

  [A+] 전자회로설계실습 4차 예비보고서

  위에서 구한 을 이용하여일 때 을 구하면 아래와 같다. 3.2 MOSFET 회로도 구성 및 시뮬레이션 (OrCAD PSPICE) (A) OrCAD를 이용하여 그림 1의 회로도를 설계하여라 ... (D) PSPICE를 이용하여 iD-vDS 특성곡선을 제출하여라. ... . (2N7000/FAI 이용 및 RD는 Short시켜 시뮬레이션 진행 이용) (B) PSPICE를 이용하여 iD-vGS특성곡선을 시뮬레이션 하여라.

  리포트 | 4페이지 | 1,000원 | 등록일 2023.06.21 | 수정일 2023.06.23

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - Encoder, Decoder 실험 1

  PSpice 시뮬레이션 회로도 및 결과 실험 1) Encoder 74LS148의 동작 이해 ※ 실험 1 회로도 ※ ※ 실험 1 초깃값 ※ ※ 실험1 초깃값 이유 - 실험1의 회로도에서 ... 실험 1 FND 출력 : 0 ※ ※ 실험 1 FND 출력 : 1 ※ ※ 실험 1 FND 출력 : 2 ※ ※ 실험 1 FND 출력 : 3 ※ ※ 실험1 FND 출력 이유 - 실험1의 회로도에서 ... 실험목표 ① 인코더의 회로 구성과 동작을 실험한다. ② 디코더의 회로 구성과 동작을 실험한다. 2. 관련이론 ?

  리포트 | 12페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - 부울대수와 카르노맵, RS Flip Flop 실험 1

  PSpice 시뮬레이션 회로도 및 결과 - 부울대수와 카르노맵 실험 A B C X Y 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 ... 이와 같은 특성을 이용하여 플립플롭은 메모리로도 많이 활용된다. - 플립플롭은 대표적인 순서 논리회로이다. - 순서 논리회로는 출력을 입력 쪽에 연결한 궤환 회로를 가지고 있으며, ... 플립플롭 - 플립플롭은 전원이 공급되면 1 또는 0의 출력이 유지되는 디지털 회로이다.

  리포트 | 10페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

  다운로드 장바구니
• 

  전자회로설계실습 4 예비보고서 MOSFET 소자 특성 측정

  구성 및 시뮬레이션 (OrCAD PSPICE) (A) OrCAD를 이용하여 그림 1의 회로도를 설계하여라. (2N7000/FAI 이용, VG와 MOSFET 게이트 연결 시 점퍼 와이어 ... 수 있다. k _{n} = 223`mA/V ^{2}이다. g _{m`} =k ( LSUB {n}V _{GS} -V _{t} )=223(0.6)=133.8`A/V 3.2MOSFET 회로도 ... 대신 1KΩ 이하 저항 사용 가능) (B) PSPICE를 이용하여 iD-vGS특성곡선을 시뮬레이션 하여라.

  리포트 | 4페이지 | 1,000원 | 등록일 2022.03.29 | 수정일 2022.03.31

  다운로드 장바구니