"tristate버퍼" 검색결과 1-6 / 6건

• 

  충북대 디지털시스템설계 결과보고서4

  통해 제어 입력 OE가 1이면 출력 Output이 dp_sum이 되고 0이면 출력이 Z가 된다. datapath에 사용된 서브 모듈 Mux, Register, Add, TriState_Buffer들의 ... 시뮬레이션 결과 의도한 대로 제대로 나올 수 있었다. datapath에 사용되는 mux, register, adder, 3-상태 버퍼를 따로 구현하여 코드를 작성하다보니 조금 시간이 ... dp_i와 더하고(sum+i), 1이면 -1을 선택하여 dp_i에 -1을 더한다(i-1). nand게이트를 통하여 i가 0이면 출력 i0가 0이 되고 0이 아니면 1이 된다. 3-상태 버퍼를

  리포트 | 4페이지 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14

  다운로드 장바구니
• 

  컴퓨터구조 과제17 Tri-state버퍼의 원리와 버스 활용

  Q. tri-state 버퍼의 원리와 버스활용의 예를 상세히 설명하시오. 1) tri-state 버퍼 Tri-State 버퍼란 3가지 출력 상태를 갖는 버퍼를 말한다. 3가지 출력상태는 ... Tri-State 버퍼는 특히 여러 입출력들이 공통 선(버스)에 연결하는 회로에 유용하게 활용된다. ... B A F 0 0 Z 0 1 Z 1 0 0 1 1 1 진리표를 보면 이해하기 쉬운데 Tri-State 버퍼는 B와 A의 입력신호를 갖는다.

  리포트 | 2페이지 | 1,000원 | 등록일 2021.04.04

  다운로드 장바구니
• 

  [전자회로]MOSFET/CMOS pspice시뮬레이션 프로젝트

  스위치 역할을 하는 Tristate를 3상태 버퍼로 바꾸어 시뮬레이션 하였다. ... 그래서 회로를 좀 작게하기 위해 반전버퍼를 디지탈버퍼로 바꾸었다.

  리포트 | 8페이지 | 1,500원 | 등록일 2007.05.26

  다운로드 장바구니
• 

  [디지털] VHDL 강좌14

  다음은 입출력 버퍼에 대해서 알아보겠습니다. e a y e가 1이면 y y ... is port ( e, a : in std_logic; y : out std_logic); end tristate; architecture rtl of tristate is begin ... is port ( e, a : in std_logic; y : out std_logic); end tristate1; architecture rtl of tristate1 is begin

  리포트 | 8페이지 | 1,000원 | 등록일 2001.11.11

  다운로드 장바구니
• 

  컴퓨터 구조학2

  (tristate buffer) 결선 논리 회로의 중요성 버스에 정보를 전달하기 위하여 구돌시킬 때에는 각 비트 회선마다 버퍼가 필요한데, TTL(OC) 게이트와 3상 버퍼(tristate ... 서로 연결한 것임 인쇄기판(printed circuit board: PCB)의 면적을 절약할 수 있는 장점 TTL OC(open collector)와 ECL 게이트, 그리고 3상 버퍼

  리포트 | 42페이지 | 1,000원 | 등록일 2001.04.01

  다운로드 장바구니
• 

  컴퓨터 논리 구조

  buffer) 결선 논리 회로의 중요성 버스에 정보를 전달하기 위하여 구돌시킬 때에는 각 비트 회선마다 버퍼가 필요한데, TTL(OC) 게이트와 3상 버퍼(tristate Buffer ... 연결한 것임 인쇄기판(printed circuit board: PCB)의 면적을 절약할 수 있는 장점 TTL OC(open collector)와 ECL 게이트, 그리고 3상 버ㅍ퍼(tristate

  리포트 | 41페이지 | 무료 | 등록일 2001.04.06

  다운로드 장바구니