전자회로실험1 10주차예보

목차

1. 실험 제목
2. 실험 목적
3. 기초 이론
4. 실험 과정
5. Pspice 시뮬레이션

본문내용

실험 제목
연산증폭기의 특성

실험 목적
1. 연산 증폭기의 이득은 출려단에서 입력단으로의 외부 부귀환 루프에 의해 결정됨을 실험으로 확인한다.
2. 비반전 증폭기와 반전 가산기를 연산 증폭기를 이용하여 구성한다.
3. 입력 바이어스 전류를 측정하고, 출력 옵셋 전압의 영향을 분석한다.
4. u741의 슬루율을 계산한다.

기초 이론
1. 연산증폭기
- 연산증폭기 : 큰 신호 이득을 얻을 수 있는 증폭기로서, 출력단에서 입력단은로 회귀되는 외부 부귀환 회로에 의해 응답 특성이 제어되는 선형소자이다.

▶(-)기호 : 반전 입력단, 이 단자로 입력된 신호는 위상이 180도 반정되어 신호가 증폭되어 출력된다.
▶(+)기호 : 비반전 입력단, 위상의 변화 없이 신호가 증폭되어 출력된다.

<중 략>

실험 과정
연산 증폭기의 이득
1. 그림 12-9회로를 구성한다. 여기서 Rr=Rr=10k옴으로 구성하고, 우선 S1과 S2를 개방시킨다. 두 개의 DC전원을 각각 9V에 맞추고, 정현파 발생기를 1kHz,0V로 설정한다. 오실로스코프를 연산 증폭기의 출력에 연결한다.
2. S1과 S2를 닫는다.
3. 출력 파형이 왜곡되는 바로 이전 상태까지 정현파 발생기의 출력 전압을 점진적으로 증가시킨다. 표 12-1에 첨두 출력 신호전압을 측정한후 기록한다. 이것이 회로 내의 귀환 저항기들에 대한 최대 무왜곡 출력 전압이다.
4. 오실로스코프를 이용하여 증폭기의 입력신호 Vin을 측정하고 기록한다.
5. 증폭기의 이득을 계산한다.
6. 입력과 출력 신호의 위상을 비교하여 서로 동상일때와 180도 위상차를 보일때를 표 12-1에 나타낸다.
7. 정현파 발생기의 출력을 0v로 감소시키고, 표 12-1에 나타낸 각각의 Rr값에 대하여 과정 3~8의 실험을 반복한다.

비반전 증폭기
8. S1과 S2를 개방하고 12-10의 회로로 개조한다. 정현파 발생기와 전원은 그대로 둔다.

참고 자료

없음