FPGA와 Verilog를 이용한 co-simulation과 co-emulation.

소개글

Verilog를 이용하여 설계를 하여 co-simulation을 하고
FPGA를 이용해 co-emulation 하는 과정을 실험하였음.

HDL (Hardware Description Language)와 FPGA, ASIC 등의 개념에 대해 정리하고,
co-simul, co-emul 과정과 결과 등이 상세하게 설명되어 있음.

목차와 실험의 목적들만 영문이며, 나머지 핵심 내용은 한글입니다.

최종 A+ 받은 자료입니다.

목차

1) Comparison between FPGA and ASIC
2) Digital Circuit Design-Flow using a FPGA
3) Design simple adder using verilog HDL

1) Design a test-bench
A test-bench is a virtual environment to verify the correctness of the design. Design a test-bench for
the given 4-bit Adder. The test-bench should include the generator of clock & inputs of the adder.

2) Simulation
With your test-bench, do simulation and check the operation of the 4-bit adder using “ModelSim”.

3) Synthesis
Synthesize the 4-bit Adder using “Xillinx ISE”.

4) Co-Simulation/Emulation
Do Co-Simulation/Emulation using “iNCITE board” and compare the behavior with simulation.

본문내용

I. Purpose
Before the exp.9 and exp.10 in which you should design a complex digital circuit in verilog HDL, we are going to deal with a digital circuit design-flow using a simple adder. You can learn how to do the followings in this experiment.
- Digital circuit design in verilog HDL
- Software Simulation with a test-bench
- H/W Synthesis
- Co-Simulation/Emulation with a FPGA board

II. Problem Statement
Design a simple 4-bit Ripple Carry Adder in verilog HDL and simulate it with a test-bench. Then Do Co-Simulation/Emulation using the FPGA board – “iNCITE”.

III. Pre-Report
1) Comparison between FPGA and ASIC
i) FPGA

<Fig. FPGA>
FPGA(field programmable gate array)은 programmable 논리 요소와 programmable 내부선이 포함된 반도체 소자이다. programmble 논리 요소는 AND, OR, XOR, NOT, 더 복잡한 디코더나 계산기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍할 수 있다. 대부분의 FPGA는 programmable 논리 요소에 간단한 플립플롭이나 더 완벽한 메모리 블록으로 된 메모리 요소도 포함하고 있다. programmable 내부선 계층구조는 FPGA의 논리블록을 시스템 설계자가 요구하는 대로 단일칩 프로그래밍가능 빵판처럼 내부연결을 할 수 있다. 이 논리블록과 내부선은 제조공정 이후에 소비자/설계자가 프로그램할 수 있으므로 요구되는 어떠한 논리기능도 수행할 수 있다. FPGA는 일반적으로 주문형 반도체(ASIC) 대용품보다 느리고, 복잡한 설계에 적용할 수 없으며, 소비전력이 크다. 그러나 개발시간이 짧고, 오류를 현장에서 재수정할 수 있고, 초기 개발비가 저렴하다는 장점이 있다. 제조사는 설계 이후에 수정할 수 없도록 할당된 덜 유연한 FPGA 버전으로 싸게 팔 수 있다. 이런 설계개발은 일반적인 FPGA에서 만들었고 좀 더 ASIC와 비슷한 고정된 버전으로 변경되었다. 복합 programmable 논리 소자 (CPLD)는 비슷한 역할을 할 수 있는 소자이다.

FPGA의장점
-강력하고 유연한 embedded SoC를 간편하게 구현할 수 있다.
-기존의 방식보다 저렴하면서 더 나은 성능으로 디지털신호처리(digital signal processing)를 할 수 있다.
-범용의 microcontroller 보다 더 좋은 성능으로 사용자 필요에 맞는 processor 제작 가능하다.
-적은 하드웨어 자원으로도 고성능의 reconfigurable 시스템을 만들 수 있다.
-짧은 시간에 적은 비용으로 쉽게 수정할 수 있는 프로타입(prototype) 시스템을 만들 수 있다.
-통신프로세서나 인터페이스가 시장이나 표준의 변화에 맞게 쉽게 적용될 수 있다.

참고 자료

없음

압축파일 내 파일목록

main_8.docx
lab8_pre.docx