FPGA를 이용한 디지털 시스템 설계(인하대) Traffic Light Controller 신호등 제어기 보고서

소개글

인하대 FPGA를 이용한 디지털 시스템 설계 결과 REPORT입니다.
2014년 2학기 수업 내용이고, 매 보고서 하나하나마다 정말 정성들여 작성하였습니다.
실습에 많은 참고되셨으면 합니다.

목차

1. 실험목표
2. 실험이론
3. 실험과정 및 소스코드.
4. 실험결과
5. 고찰

본문내용

1. 실험목표
이번 실험의 목표는 유한상태머신(Finite State Machine)을 이용하여 Traffic Light Controller를 설계한 후 시뮬레이션 하는 것이었다.

2. 실험이론
이번 실험에서는 신호등을 제어하는 제어기를 설계할 것이다. 이를 설계하기 위해 유한상태머신이라는 개념을 이용할 것이다.
유한상태머신(Finite State Machine)이란 단어 그대로 유한한 상태들로 구성된 기계라고 할 수 있다. 여기에서 상태(State)란 하나의 조건이라고 생각할 수 있다. 유한상태머신은 그 자신의 상태와 외부로부터의 입력에 근거한 일련의 규칙에 따라서 이산된 시간의 단계(베릴로그에서는 Clock의 상승엣지를 이용한다.)에 그 자신의 상태를 변화시킬 수 있다.

<중 략>

클럭의 첫 상승엣지인 50ns에서 초기상태로 설정된다. 따라서 hwy = green, fwy = red를 출력하게 된다. 위의 파형에서 새로 생성해준 신호가 올바른 결과값을 출력함을 확인할 수 있다.
100ns에서 x가 1로 바뀌었고, 설계한 상태머신에 따라 차기상태 nstate가 S1으로 세팅된 후, 다음 클럭엣지에서 pstate에 nstate의 값이 할당됨을 확인할 수 있다.
상태가 S2로 변화한 후에, hwy = red, fwy = green을 출력하는데, x =0이 되는 400ns 다음의 클럭 상승엣지까지 그 값을 유지한다.
상태머신의 상태가 다시 S0로 돌아온 후에 x입력을 다시 1로 바꾸었고, 630ns에서 rst의 값을 1로 하여 x입력이 1임에도 불구하고, pstate가 S0의 상태로 유지하는 것을 확인할 수 있다.

참고 자료

없음