29장 예비보고서 선형 연산 증폭기 회로
- 최초 등록일
- 2016.10.07
- 최종 저작일
- 2015.03
- 5페이지/ 한컴오피스
- 가격 1,000원
목차
1. 실험에 관련된 이론
2. 실험회로 및 시뮬레이션 결과
3. 실험방법 및 유의사항
4. 참고문헌
본문내용
1. 실험에 관련된 이론
반전증폭기 및 비반전증폭기
연산 증폭기의 기본회로 → 반전증폭기와 비반전증폭기
비반전 증폭기 : 입력전압과 출력전압의 위상 차이 = 0
반전증폭기 : 입력전압과 출력전압의 위상 차이 = 역상인 180°
- 반전증폭기
증폭기 기호인 삼각형 내에 있는 무한대 기호 = 이상적인 연산 증폭기임을 나타낸다.
가상접지에 의해 증폭기 입력단자의 전압은 0
가상접지(가상쇼트): 반전, 비반전의 입력이 항상 동전위(전압차가 없음)가 되므로 마치 쇼트(합선)된 것으로 간주
또한 연산증폭기의 입력저항이 무한대이기에 연산증폭기의 입력단자로 전류가 들어 갈 수 없다. 이를 감안하여 신호전압과 출력 전압간의 비인 전압증폭도를 구하면 식(1)이 된다.
참고 자료
B. Razavi, “Fundamentals of Microelectronics,” John Wiley, 1st Edition, 2007, pp.380-410
http://en.wikipedia.org/wiki/Op_amp
네이버 지식백과 http://terms.naver.com