(완전 세세한 정리, 끝판왕) 시립대 전전설2 7주차 Lab07 예비 레포트 Sequential Logic 2, 전자전기컴퓨터설계실험2,

소개글

각 실험마다 아래의 내용이 포함되어 있습니다.

1) 교안에서 요구하는 문법을 사용한 코드
2) 테스트벤치
3) 시뮬레이션
4) 핀 넘버
혼자서 시뮬레이션을 진행하실때 위 내용들을 차례로 따라가면
쉽게 진행하실 수 있습니다.

목차

1. 실험 목적

2. 배경 이론
1) Finite State Machine (FSM)
2) Moore Machine 과 Mealy Machine

3. 실험 장치

4. 실험 방법
1) 실습0
2) 실습1

5. 예상 결과

6. 참고 문헌

본문내용

1. 실험 목적
이번 실험에서도 순차회로에 대해서 학습한다. 그중 FSM인 Moore Machine 과 Mealy Machine을 Verilog HDL언어를 사용하여 설계하고 실험하여 state machine의 이해도를 높이고 동작을 확인해본다.

2. 배경 이론
1) Finite State Machine (FSM)
FSM은 정해진 개수의 상태를 가지고, 상태의 천이를 통해 출력을 생성하는 회로로서, 디지털 시스템 제어회로에 폭 넓게 사용된다.
FSM은 세가지 블록으로 구성된다. ① 다음상태를 결정하는 조합회로 블록 ② 현재상태를 저장하는 순차회로 블록 ③ 출력값을 결정하는 조합회로 블록
이때 두가지의 종류Moore Machine 과 Mealy Machine가 있다.

2) Moore Machine 과 Mealy Machine
(1) Moore Machine
앞서 이야기했듯이 총 세가지의 블록으로 구성된다. ① 다음상태를 결정하는 조합회로 블록 ② 현재상태를 저장하는 순차회로 블록 ③ 출력값을 결정하는 조합회로 블록이다. 무어 머신의 특징은 다음상태는 현재의 상태와 입력에 의하여 결정되지만 출력은 현재의 상태로만 결정된다는 것이다.

참고 자료

전자전기컴퓨터설계실험2 교안