아주대 전자회로실험 예비7 output stage 회로

소개글

"아주대 전자회로실험 예비7 output stage 회로"에 대한 내용입니다. pspice 시뮬레이션과 자세한 실험 이론

목차

1. 실험목표
2. 실험이론
3. 실험기기
4. 실험계획 및 pspice 예상결과
5. 사용 소자의 datasheet

본문내용

1. 실험목표
이번 실험의 목표는 class-A, B, AB output stage 회로에 대해 동작특성을 이해하는 것이다.

2. 실험이론
1) class-A output stage
Q2와 관련된 회로들은 Q1output stage에 일정한 전류를 공급하는 역할이다. R3와 R4는 D1과 Q2에 흐르는 전류가 동일하도록 구성된 것이다.
Ic의 선형영역 중간에 bias가 있기 때문에 왜곡이 존재하지 않는다.
입력이 없을 때에도 계속 전류(Ic)가 흐르기 때문에 전력소모가 심하다는 단점이 있다.

2) class-B output stage
Ic = 0인 지점에 bias가 있기 때문에 입력이 없을 때 전력소모가 없다. 대신 Ic<0인 구간에 대한 증폭을 할 수 없기 때문에 왜곡이 심하다는 단점이 있다.
Ic <0인 구간에 대해 상보형 푸시풀(complementary push-pull)구조를 이용하면 증폭을 얻을 수 있고, 전체 주기의 신호를 얻을 수 있다.

VBE의 전압강하 구간에 의한 dead zone이 존재한다. Vin<|VBE|에서 Q1, Q2를 동작시키지 못하기 때문에 출력(Vout)이 0이 된다. t에 대한 파형으로 보면 crossover distortion이 생긴다.
3) class-AB output stage

bias를 classA bias쪽으로 약간 이동시킨 증폭기이다. classA증폭기보다 나은 전력소모, classB증폭기보다 나은 출력파형 왜곡을 위해 만들었다. classB와 마찬가지로 상보 푸시풀 구조를 통해 전체 주기의 신호를 얻을 수 있다. 다이오드의 전압강하와 bjt의 전압강하가 비슷하다는 것을 이용해 다이오드 전압강하만큼의 bias를 옮겼다.

참고 자료

Behzad Razavi, Microelectronics 2nd edition, p624-p646
ON Semiconductor, 2n3904 General-Purpose Operational Transistors NPN Silicon
ON Semiconductor, 2n3906 General-Purpose Operational Transistors PNP Silicon