설계 제안 설계2. CMOS OP AMP 설계

소개글

아주대 전자회로실험 설계

목차

< 1. 설계부품 >

< 2. 설계 준비 사항 >

< 3. 예비 설계 및 설계 결과 예상 (시뮬레이션) >
1) DC operation
2) 증폭단 특성 측정 (Closed-loop 구성)
3) Open-loop Gain

< 4. 참 고 문 헌 >

본문내용

< 1. 설계부품 >
◆ CD4007 : CMOS Array ICs(3개)
◆ Capacitors : 0.1uF (1개), 10pF (1개)
◆ Resistors : 220KΩ(2개), 100KΩ (2개), 1KΩ(1개), 1MΩ (1개), 100MΩ(1개)
< 2. 설계 준비 사항 >
그림 12-2의 회로를 참고하여 two-stage CMOS op amp를 설계하고 SPICE 시뮬레이션 하시오.
이 때, 전원 전압은 VDD=-VSS=± 7.5 V 로 설정하고, 각 transistor 의 |Vt| = 1 V, k= 0.5 mA/V, l= 1/50 V 로 고려한다. 또 한, DC gain은 1000V/V로 한다.
설계한 회로의 모든 소자 크기를 표시하고, 회로도와 시뮬레이션 결과, discussion을 첨부하시오.

◆ 설 계 이 론
- 2단 연산 증폭기
1. 2단 연산 증폭기에서는 1단 연산 증폭기의 출력을 두 번째 단의 입력으로 사용하여 두 단에 걸쳐 증폭

․ 회로의 전체 이득 :

․ 이득이 1단 연산 증폭기 이득에 비해 매우 큰 값이므로 이는 2단 연산 증폭기의 강점

참고 자료

FUNDAMENTALS OF MICROELECTRONICS, RAZAVI, WILEY, 2008.
FEEDBACK CONTROL OF DYNAMIC SYSTEMS, F.FRANKLIN, PEARSON PRENTICE HALL, 2010.
전자회로실험 교재, 아주대학교, 2011.