설계2_CMOS OP AMP 설계_예비

소개글

CMOS OP AMP, 전자회로실험

목차

없음

본문내용

<설계 2. CMOS OP AMP 설계> -제안서-
1. 설계 목적
- 2-stage CMOS op amp를 설계하여 동작원리와 특성을 확인한다.
- Closed-loop gain과 Open-loop gain을 구해본다.
2. 설계 이론
1) 2-Stage CMOS OP AMP
2-Stage CMOS OP AMP는 두 개의 단을 CMOS를 이용해 만든 OP AMP이다. 1단 연산 증폭기의 출력이 두 번째 단으로 입력되어 두 단에 걸쳐 증폭하게 된다. 이때 전체 증폭 이득은 첫 번째 이득과 두 번째 이득의 곱을 통해서 얻을 수 있다. 두 단에 걸쳐 증폭하게 되기 때문에 이득이 매우 크다는 것이 강점이다.
왼쪽 그림이 2-stage CMOS Op Amp 회로이다. 회로의 중앙에 위치한 첫 번째 단은 Difference pair MOS (Q1, Q2)와 이것의 Current mirror 부하 Q3-Q4로 이루어져 있다. Difference pair MOS (Q1, Q2)는 Current Source (Q5)에 의해 바이어스 된다.
Current mirror는 집적 회로에 많은 전류 전원을 넣을 수 없기 때문에 일정한 직류 전류를 한 곳에서 입력하여 다른 곳에서 그대로 복사하여 공급하는 회로를 말한다. 왼쪽의 회로에서는 기준 전류 에 의해 전류가 공급되는데 Q8, Q5로 구성된 전류 미러를 통해 Difference pair MOS (Q1, Q2)에 바이어스 전류를 공급하게 된다.
두 번째 단은 common source Q6과 바이어스 전류를 공급하는 Q7로 구성되어 있다. 두 번째 단에 캐패시터를 연결하여 주파수 특성을 보상하는 역할을 할 수 있는데, 증폭기의 안정적인 동작을 위해서 Open loop gain이 -20dB/dec의 기울기로 주파수에 따라 감소하도록 만들 수 있다.
2) Small signal model

참고 자료

없음