조합논리회로 (전가산기,반가산기)
- 최초 등록일
- 2021.01.11
- 최종 저작일
- 2020.03
- 6페이지/ 한컴오피스
- 가격 1,000원
소개글
"조합논리회로 (전가산기,반가산기)"에 대한 내용입니다.
목차
Ⅰ. 제 목
II. 내 용
1) Half Adder(반가산기)
3. 결 과
본문내용
1. 제 목 : 조합논리회로(전/반가산기)
2. 내 용 :
1)Half Adder(반가산기)
반가산기는 2개의 입력 값을 받아 XOR게이트와 AND게이트를 통해서 2개의 결과 값을 출력한다. 두 입력 값의 합은 S, CARRY는 C로 표현되며 2bit 연산을 할수 있다.
코드구현
module의 이름을 입력한후에 입력값과 출력값을 변수로 나타내어 줍니다. 그리고 assign(선언부)를 통한 식을 써주고 종료 합니다.
2) FullAdder(전가산기)
전가산기는 2개의 반가산기와 OR 연산자로 구성되어 있다.3개의 입력값(A,B,CIN)을 받고 반가산기와 마찬가지고 2개의 결과값을 갖는다(SUM,COUT)
반가산기 2개를 쓰기에 위의 식과 같은 식이 성립된다.
첫 번째 반 가산기에서는 A,B라는 두 가지 입력 값과 S(TEMP_SUM),C(TEMP_C1)의 출력 값을 갖는다.
또한 두 번째 반가산기에서는 A(CIN),B(TEMP_SUM) 두 입력값과 S(SUM),C(TEMP_C2)라는 출력 값을 갖는다.
반가산기는 자신의 입력값과 출력값의 표현을 괄호를 사용하면서 명확히 나타내어 줍니다.
참고 자료
없음