디지털 시스템 설계 및 실습 업다운 카운터 설계 verilog

소개글

"디지털 시스템 설계 및 실습 업다운 카운터 설계 verilog"에 대한 내용입니다.

목차

1. 실습목적

2. 상태 천이도

3. 코드
1) BCDCounter.v
2) tb_BCDCounter.v

4. 컴파일과 시뮬레이션 과정
1) 컴파일
2) 시뮬레이션

본문내용

1. 실습목적
동기식 카운터는 순차논리회로에서 예제로 가장 많이 사용된다. 일상생활에서는 10진수를 주로 사용하므로, 이 실습에서는 10진수를 2진수로 표현하는 BCD 카운터를 설계한다. BCD카운터는 0에서 9까지 카운트 하므로 앞에서 설계한 UP-Down 카운터와 마찬가지로 10개의 상태를 정의하고, 클럭의 상승 에지에서 1씩 증가하도록 한다. 그리고 각 상태에서 0에서 9까지의 수를 각각 출력하도록 설계한다. 이 실습을 통해서는 상태 천이를 위한 여러 가지 조건을 순차회로에 적용하는 방법에 대해 알아본다.

<중 략>

참고 자료

없음