[A+]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계 예비보고서

소개글

"중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계 예비보고서"에 대한 내용입니다.
중앙대학교 전자전기공학부 3학년 2학기 실습 아날로그및디지털회로설계실습 A+받은 예비보고서입니다!

목차

1. 서론

2. 실습목적

3. 실습 준비물

4. 설계실습 계획서
1) 전가산기 설계

5. 결론

본문내용

1. 서론
부울 대수는 변수, 상수, 연산자, 기본 공리 및 정리로 구성되어 있 다. 부울 대수에서 나타날 수 있는 상수 값은 ‘0’ 또는 ‘1’ 뿐이며 따라서 모든 변수의 값도 ‘0’ 또는 ‘1’ 만을 가질 수 있다.

<중 략>

조합논리회로는 입력의 조합에 따라서 출력이 결정되는 회로이다. 조합논리회로를 설계하려면 설계하려는 회로의 기능을 입력과 출력의 관계로서 명확하게 표현하여야 한다. 이때 모든 입력의 경우에 해당하는 출력을 명시해야 한다. 다음으로 사용되는 소자의 수를 최소화하기 위하여 해당 기능을 간략화해야 한다. 마지막으로 간략화 된 기능을 소자를 사용하여 구현한다. 간단한 기능을 갖는 회로를 예로 들어 설계과정을 살펴보자.
입력: A, B, C
출력: Y
기능: A, B, C가 모두 ‘1’일 때 출력이 ‘1’ 또는 B, C 만이 ‘1’일 때 출력이 ‘1’ 또는 B 만이 ‘1’일 때 출력이 ‘1’

조합 입력과 출력 관계를 표현하는 방법으로 진리표를 이용한 표현, 부울 대수식을 이용한 표현 및 Karnaugh 맵을 이용한 표현 등이 있다. 또한, 간략화 방법으로는 부울대수의 공리와 정리를 이용하는 방법, Karnaugh 맵을 이용하는 방법, 논리함수를 구현하는 방법 등이 있다.

<Canonical Form>
1) Minterm과 Maxterm
⦁ Minterm : 각 변수를 AND로 결합하여 결과가 ‘1’이 되게 함
⦁ Maxterm : 각 변수를 OR로 결합하여 결과가 ‘0’이 되게 함
2) Sum of Minterm, Product of Maxterm과 Logic Gate
3) Standard Form
⦁ Sum of product : 변수들의 곱(AND)을 합(OR)한 형태

참고 자료

없음