중앙대학교 아날로그및디지털회로설계실습(3-2) A+ 9차예비보고서-4-bit Adder 회로 설계

소개글

"중앙대학교 아날로그및디지털회로설계실습(3-2) A+ 9차예비보고서_4-bit Adder 회로 설계"에 대한 내용입니다.

목차

1. 실험 목적
2. 준비물
3. 설계실습 계획서

본문내용

1. 실험 목적
조합논리회로의 설계한다. 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를

2. 준비물

<부품>
저항 (330Ω, 1/2W, 5%) : 10 개
Inverter (74HC04) : 4 개
NAND gate (74HC00) : 5 개
NOR gate (74HC02) : 5 개
AND gate (74HC08) : 5 개
OR gate (74HC32) : 5 개
XOR gate (74HC86) : 2 개
LED : 10 개
Switch : 10 개

<사용장비>
오실로스코프 : 1 대
브레드보드 : 1 개
파워서플라이 : 1 대
함수발생기 : 1 대
점퍼선 : 다수

3. 설계실습 계획서

3-1 전가산기 설계
(A) 전가산기에 대한 진리표를 작성한다.

- A=B=Cin=0 이면, S=Cout=0
- A,B,Cin 중 하나만 1 이면 S=1, Cout=0
- A,B,Cin 중 2 개가 1 이면 S=0, Cout=1
- A,B,Cin 모두 1 이면 S=Cout=1

(B) Karnaugh 맵을 이용하여 간소화 된 Sum of product 또는 Product of sum 형태의 불리언식을 구한다.

Table 2. S 의 Karnaugh 맵

참고 자료

없음