[예비보고서] 설계실습 11. Push-Pull Amplifier 설계
- 최초 등록일
- 2022.06.30
- 최종 저작일
- 2022.06
- 7페이지/ MS 워드
- 가격 1,000원
소개글
2022년 중앙대학교 전자회로설계실습 예비보고서 내용입니다.
목차
1. 목적
2. 준비물 및 유의사항
3. 설계실습 계획서
3.1 Classic Push-Pull Amplifier 특성
3.2 Feedback loop와 Op-Amp를 이용한 Push-Pull Amplifier 특성
3.3 Push-Pull Amplifier Power dissipation
본문내용
(B) 단계 (A)에서 얻어진 transfer characteristic curve를 보면 입력전압의 절대값이 특정전압 이상이 되지 않으면 출력전압이 0에서 미동도 하지 않는 Dead zone이 보인다. 이러한 현상이 발생하는 이유를 설명하라.
단계 (A)에서 설계한 Push-Pull Amplifier는 NPN과 PNP의 두 BJT로 구성되어 있다. 입력전압이 0인 경우 NPN, PNP BJT가 모두 Cut-Off 모드로 동작하므로 출력전압이 0이 된다. 그러나 입력전압이 0이 아닌데도 특정한 구간, 즉 다음과 같은 구간에서도 출력전압이 거의 0이 된다.
-V_EBP<V_i<V_BEN
이러한 구간에서도 역시 NPN, PNP BJT가 둘 다 Cut-Off 모드로 동작하기 때문에 출력전압이 0에서 미동도 하지 않는 Dead zone이 형성되는 것으로 생각할 수 있다.
<중 략>
3.3 Push-Pull Amplifier Power dissipation
(A) 그림 1(a)에서 입력에 전력 소모가 최대가 되는 지점의 V_i=(2/π)V_CC를 인가하여 부하저항 양단의 출력 전압을 측정한 후 식 1(이론부)을 이용하여 전력 손실을 계산한다.
V_i=7.64V를 입력전압으로 인가하여 부하저항 양단의 출력전압을 측정하면 6.84V가 나온다. 이는 그림 1(a)의 회로가 DC 입력전원에 대해 발생하는 dead zone 현상을 방지하지 않은 회로이기 때문에 왜곡이 발생한 것으로 추정된다. 이론부의 식 1을 이용하여 전력 손실을 계산하면 다음과 같다.
P_D=P_S-P_L=2/π V_O'/R_L V_CC-1/2 〖(V_O')〗^2/R_L
P_D=2/π×(6.84)/100×12-1/2×〖6.84〗^2/100=289 mW
참고 자료
없음