비반전 증폭회로 - 전기전자실험2

소개글

"비반전 증폭회로 - 전기전자실험2"에 대한 내용입니다.

목차

1. 실험 목적

2. 관련 이론
(1) 연산 증폭기
(2) 반전 증폭기
(3) 비반전 증폭기

3. 설계

4. 실험

본문내용

1. 실험 목적
(1) 연산증폭기에 대해 알고 다른 소자들과 회로를 구성할 수있다.
(2) 비반전 증폭회로를 통해 전압이득을 구할 수 있다.

2. 관련 이론
(1) 연산 증폭기(Op Amp)

연산 증폭기(op-amp, Operational amplifier)는 한 개의 차동 입력과, 대개 한 개의 단 일 출력을 가지는 직류 연결형(DC-coupled) 고이득 전압 증폭기이다. 하나의 연산 증 폭기는 그 입력 단자 간의 전압 차이보다 대개 백배에서 수 천배 큰 출력 전압을 생성 한다.
연산증폭기는 다양한 종류의 전자 회로에서 중요한 구성 요소(building block)이다. 연 산증폭기는 그 기원이 선형, 비선형, 주파수 의존 회로에 쓰이던 아날로그 컴퓨터에 있 다. 이득과 같은 최종 요소의 특성이, 온도 변화와 op-amp 자체의 불균일한 제조상태 에 거의 의존하지 않고, 외부 부품(component)에 의해서 설정되기 때문에 회로 설계에 서 인기가 있다.
연산증폭기는 오늘날 가장 널리 쓰이는 전자 부품 중의 하나이며, 소비자 디바이스, 산 업용 디바이스, 공학용 디바이스로 다양하게 쓰이고 있다.
연산증폭기는 차동 증폭기의 한 종류이다. 다른 종류의 차동증폭기는 Fully differential amplifier, Instrumentation amplifier, 절연 증폭기, negative feedback amplifier가 있 다.

참고 자료

없음