한양대 Register

소개글

"한양대 Register"에 대한 내용입니다.

목차

Chapter 1. 실험 목적
Chapter 2. 관련 이론
Chapter 3. 실험 결과

본문내용

Chapter 1. 실험 목적
소자들을 이용해 기본 레지스터와 시프트 레지스터를 설계한 뒤, timing diagram을 확인한다. 입출력 방식에 의한 분류와 데이터 이동 방식에 의한 분류에서 각 방식의 특성을 익히다.

Chapter 2. 관련 이론
D Flip-Flop은 다음과 같다. SR FF에 Not gate를 추가한 것으로, (0,1)과 (1,0) 값만 사용하고 싶을 때 input 낭비 없이 사용할 수 있다.
D에 0이 입력되면 Q에는 1이 출력되고 Q’에는 0이 출력된다. 반대로, 1이 입력되면 Q에는 0이 출력되고 Q’에는 1이 출력된다.
D FF의 timing diagram은 T FF의 timing diagram과 큰 차이가 있다.
다른 FF는 모두 positive edge로 clock이 0에서 1로 바뀌는 시점에 작동하지만, T FF은 negative edge로 clock이 1에서 0으로 바뀌는 시점에 작동하는 것을 유의하고 timing diagram을 그려야 한다.

참고 자료

없음