• LF몰 이벤트
  • 파일시티 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트

[디지털 논리] 4-bits adder를 이용한 곱셈기 설계

*인*
최초 등록일
2005.01.08
최종 저작일
2004.11
5페이지/한글파일 한컴오피스
가격 5,000원 할인쿠폰받기
다운로드
장바구니

소개글

애더를 이용한 곱셈기입니다. 코딩에 자신없으신 분들은 참고하세여

목차

1.곱셈기의 기본개념-덧셈기를 이용한 곱셈기 구현
- 배열 곱셈기의 원리
2. 소스코드
3. 시뮬레이션 결과
4. 결과분석 및 토의

본문내용

기본 개념
● 곱셈의 원리
2진수의 곱셈은 승수의 낮은 자리수로부터 연속적으로 살펴가는 과정으로서, 승수의 비트가 1이면 피승수를 아래의 그대로 써주고 그렇지 않으면 0을 아래로 써준다.
다음의 한자리 높은 승수에 대해서는 왼쪽으로 한자리수만큼 이동하여 계산결과를 써준다. 이와 같이 모든 승수의 자리 수에 대하여 반복하여 수행하고 마지막으로 그 합을 더함으로써 곱셈의 결과를 얻을 수 있는 것이다.
● 배열 곱셈기
승수의 비트는 Y1,Y0,피승수의 비트는 X1,X0이고 결과와 Q3Q2Q1Q0인 2진곱셈을 생각해보면, 처음의 부분곱은 X1X0에 Y0을 곱한 것이고 이때에 두 비트의 곱셈은 모두가 1일 때에만 1이고 그렇지 않으면 0이 되므로 AND연산과 같다
따라서 2개의 AND게이트를 사용하여 처음의 부분곱을 계산할 수 있다.다음에 두 번째에 부분곱은 X1X0에 Y1을 곱하여 부분곱에 더하면 되는데 이것은 두 개의 AND게이트와 두 개의 반가산기를 써서 실행할 수 있다.
이런 곱셈의 계산을 생각해서 4bit 양수 2개의 계산 과정을 보면 다음과 같다.

참고 자료

없음

자료후기(8)

8개 리뷰 평점
  • A+최고예요
    0
  • A좋아요
    3
  • B괜찮아요
    4
  • C아쉬워요
    1
  • D별로예요
    0
*인*
판매자 유형Bronze개인

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

  • 한글파일 예비보고서(7 가산기) 9페이지
    별도로 설계하지 않고 가산기를 이용하여 감산기로 병용한다. ... adder)이다. 4비트 병렬 가산기의 개념도를 보인 것이다. ... 의한 방법 등이 있다. (7) 이진 곱셈계산과 승산기 이진 곱셈계산은 덧셈과
  • 한글파일 서강대학교 디지털논리회로실험 - 실험 8. Multiplier Design 결과 보고서 4페이지
    실험개요 1) 4비트 곱셈기의 구조와 원리를 이해한다. 2) 팀 단위로 디지털 ... 곱셈기이용하였다. ... 이는 예상결과와 동일했으며 이를 이용하면 곱셈기를 만들 수 있을 것으로 생각되었다
  • 한글파일 가산기 실험보고서 8페이지
    -반가산기(half adder)의 설계 반가산기는 가산에 따른 합S와 자리올림 ... 실험기자재 및 부품 4.1 사용기기 - 오실로스코프 - 디지털 멀티미터 - ... (full adder)의 설계 반가산기와 달리 전가산기에는 S와 C0이외에도
  • 파워포인트파일 기초전자회로및실험2 -ALUs(Arithmetic logic units)를 이용한 n-bit 계산기 설계 15페이지
    이를 4bit adder(74283) 2 개를 이용하여 구현한 8bit BCD ... 곱셈기 ( 승산기 ) : 2 진수 곱셈 방식과 구현 4. ... n-bit 계산기 설계 설계 이론 2 1.
  • 워드파일 [서울시립대] 전자전기컴퓨터설계실험2 / Lab02(예비) / 2021년도(대면) / A+ 9페이지
    곱셈기)과 내장 메모리의 존재여부이다. ... 실험의 목적 Verilog HDL 언어를 이용하여 디지털 회로를 디자인 하기에 ... Half-adder Half-adder 회로도 - 반가산기(Half-adder
더보기
최근 본 자료더보기
탑툰 이벤트
[디지털 논리] 4-bits adder를 이용한 곱셈기 설계
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
AI 챗봇
2024년 06월 02일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
1:24 오후
New

24시간 응대가능한
AI 챗봇이 런칭되었습니다. 닫기