"디지털 시스템 설계 및 실습" 검색결과 1-20 / 885건

• 

  디지털 시스템 설계 및 실습 디멀티플렉서 설계 verilog

  디멀티플렉서 설계 1. ... 실습 결과 화면 case문을 사용할 때에나 if~else문을 사용할 때에나 출력은 똑같다. ... 따라서 이번 실습에서는 디멀티플렉서의 동작을 이해하고, Verilog 또한 VHDL이 회로로 합성되는 과정을 이해한다. 2.

  리포트 | 5페이지 | 1,000원 | 등록일 2020.11.02

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 업다운 카운터 설계 verilog

  일상생활에서는 10진수를 주로 사용하므로, 이 실습에서는 10진수를 2진수로 표현하는 BCD 카운터를 설계한다. ... 그리고 각 상태에서 0에서 9까지의 수를 각각 출력하도록 설계한다. 이 실습을 통해서는 상태 천이를 위한 여러 가지 조건을 순차회로에 적용하는 방법에 대해 알아본다. 2. ... 실습목적 동기식 카운터는 순차논리회로에서 예제로 가장 많이 사용된다.

  리포트 | 4페이지 | 1,000원 | 등록일 2021.03.24

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 전감산기 설계

  전감산기 설계 1. 실습목적 전감산기는 한 자리 이진수 뺄셈 시, 전가산기에서 더한 결과 캐리가 발생하는 것과 반대로 아랫자리에서 발생하는 빌림수를 고려해야한다. ... 전감산기 설계 과정을 통해 조합 논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다. ... 또한 이 실습을 통해서는 if~else(Verilog) 또는 if~then~elsif~end if(VHDL) 형식을 배울 수 있다. 2.

  리포트 | 3페이지 | 1,000원 | 등록일 2020.11.02

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 인코더 설계 verilog

  인코더 설계 1. 실습 목적 인코더는 2^n 개의 입력을 받아서 n개의 인코딩된 결과를 출력한다. ... 따라서 이번 실습에서는 입력에 우선순위를 두고 우선순위가 높은 입력에 대해서만 인코딩 결과를 출력하는 우선순위 인코더를 설계한다. 2. ... 실습 결과 화면

  리포트 | 4페이지 | 1,000원 | 등록일 2020.11.02

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 패리티검사기 설계 verilog

  실습과정 & 실습화면 4. ... 실습목적 패리티 비트는 데이터 전송 도중 오류가 발생했는지 검사하는 데 사용된다. ... 이 실습에서는 데이터 오류를 검사하는 데 사용되는 패리티 비트에 대해 알아본다. 2.

  리포트 | 3페이지 | 1,500원 | 등록일 2020.11.02

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 리플가산기 설계 verilog

  이번 실습에서는 전파 지연이 없는 carry look ahead 가산기를 설계해 덧셈 결과가 출력되는 지연시간을 리플 가산기와 비교하고, module 및 컴포넌트를 생성한 후 이들을 ... 이용해 구조적으로 모델링 하는 설계방법을 익힌다. 2. ... 실습목적 Carry look ahead 가산기는 캐리의 전파 지연을 없앰으로써 리플 가산기보다 덧셈 결과가 빨리 나올 수 있게 한다.

  리포트 | 3페이지 | 1,000원 | 등록일 2021.03.24

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 클럭 분주회로 설계 verilog

  실습목적 많은 디지털 회로에서 클럭을 분주하여 사용한다. ... 클럭을 분주하는 방법은 다양하지만, 이번 실슴에서는 순차논리회로에 의해 상태를 정의하고 일정한 조건에 의해 상태가 전이되도록 클럭 분주회로를 설계함으로써 순차논리회로를 설계하는 절차를

  리포트 | 4페이지 | 2,500원 | 등록일 2021.03.24

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 n비트 가감산기 설계 verilog

  실습목적 BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이다. ... 일상생활에서는 10진수를 사용하지만 디지털 연산은 2진수를 기반으로 하므로, 디지털 연산에 의한 결과는 10진수로 변환되어야 한다. ... 실습과정 & 실습화면 BCD.v와 tb_BCD.v를 작성한 후 컴파일 해준다.

  리포트 | 4페이지 | 1,000원 | 등록일 2020.11.02

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 크기비교기 설계 verilog

  2. 비교기 이론 내용 기술 2bit 비교기를 사용하여 4bit인 두 수 a, b를 입력값으로 주게 되면 이를 2bit씩 쪼개어 두 개의 2bit 비교기 회로에서 비교한다. 첫 번째 2bit 비교기에서 이에 따른 값으로 a>b 이면 Gt_O = 1, a=b 이면 Eq_..

  리포트 | 3페이지 | 1,000원 | 등록일 2020.11.02

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 병렬 직렬 변환회로 설계 verilog

  이 실습을 통해 시프트 레지스터의 동작과 이를 응용한 설계에 대해 알아본다. 2. ... 따라서 병렬 입력을 갖는 시프트 레지스터를 이용하면, 병렬로 입력된 데이터를 매 클럭마다 1비트씩 출력시키는 병렬-직렬 변환회로도 설계할 수 있다. ... 실습목적 레지스터는 데이터를 저장하기 위해 사용되는 기억장치다. 레지스터의 종류는 다양하며, 시프트 레지스터는 클럭이 입력될 때 마다 저장된 데이터를 1비트씩 이동시킨다.

  리포트 | 3페이지 | 1,000원 | 등록일 2021.03.24

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 7-세그먼트 FND 디코더 설계 verilog

  7-세그먼트 디코더 설계 1. 실습 목적 하나의 7-세그먼트 FND는 한 자리의 16진수를 출력할 수 있다. ... 실습 결과 화면 ... 디코더를 설계한다. 2. 7-세그먼트 FND 디코더의 진리표 10진수 입력 출력 bcd[3] bcd[2] bcd[1] bcd[0] a b c d e f g 0 0 0 0 0 1 1

  리포트 | 5페이지 | 1,000원 | 등록일 2020.11.02

  다운로드 장바구니
• 

  한기대_디지틀시스템 설계 및 실습_과제7_CPU 제작(보고서 및 소스 포함)

  설계목적 디지털 설계 및 시스템 강의시간에 배운 Verilog 지식을 토대로 하여 최종 Term Project 과제 소형 DSD_CPU의 구조를 설계 및 FPGA로 제작하여 동작 ... CPU 설계과정 ⇒ 위의 회로도에서 크게 ‘CONTROL' 부분과 ‘DATAPATH’ 2부분으로 나눌 수 있다.

  시험자료 | 20페이지 | 10,000원 | 등록일 2020.11.04

  다운로드 장바구니
• 

  한기대 디지틀시스템 설계 및 실습 과제5 - Text 디스플레이(보고서 및 소스 포함)

  I. 문제 1. 교재 395쪽의 20x2 line Text LCD 사용법을 읽어서 사용법을 이해한다.2. 직각삼각형의 밑변(b)와 높이(a)를 입력하면 A의 입사각을 구하는 함수를 LCD에 디스플레이한다. (1) 키트의 push button (PB) 0~9을 사용하..

  시험자료 | 2페이지 | 6,000원 | 등록일 2020.11.04

  다운로드 장바구니
• 

  한기대 디지틀시스템 설계 및 실습 과제4 동전자판기(보고서 및 소스 포함)

  목적 : 우리 차 동전자판기를 ASM (혹은 Data Path + FSM)을 사용하여 설계하고 실습장비에 그 동작을 확인한다. 2. 동작 : 1).

  시험자료 | 2페이지 | 6,000원 | 등록일 2020.11.04 | 수정일 2020.11.07

  다운로드 장바구니
• 

  현대자동차 PT면접(1차면접) 최종합격본

  시스템 물리전자 공학 설계입문 객체지향 프로그래밍 전자회로 전자회로 설계실습 반도체공학 운영체제 자동제어 통신공학 회로설계 전기회로 설계실습 아날로그및디지털회로설계실습 (B0) 회로및시스템 ... 설명 기초전자회로 전자회로 전기회로설계실습 전자회로설계실습 객체지향프로그래밍 운영체제 마이크로컴퓨터시스템 회로설계 디지털시스템설계 마이크로프로세서응용실습 확률변수론 자동제어 신호및시스템 ... 마이크로프로세서응용실습 확률변수론 디지털시스템 설계 차세대반도체공정 웨어러블디바이스용회로 마이크로 컴퓨터시스템 학업성취도 A+ A0 B+ 이수 전공 과목 포지셔닝 맵 포지셔닝 및

  ppt테마 | 13페이지 | 19,000원 | 등록일 2023.06.02 | 수정일 2023.08.24

  다운로드 장바구니
• 

  디시설 - 기본적인 디지털 논리회로 설계

  참고문헌 양영일, 『VHDL을 이용한 디지털 논리회로 설계』, 미래컴(2010) 노승환, 『디지털 시스템 설계 및 실습』, 한빛아카데미(2017) ... 결과 보고서 ( 기본적인 디지털 논리회로 설계 ) 제목 기본적인 디지털 논리회로 설계 실습 목적 본 실습에서는 기본 논리 게이트로 구성된 회로를 Schematic과 VHDL로 각각 ... 실습 결과 및 토의 결론 ? 실습결과 Schematic으로 하거나 VHDL로 하거나 결과는 같았다. ?

  리포트 | 10페이지 | 1,000원 | 등록일 2019.07.20

  다운로드 장바구니
• 

  디시설 - 7-세그먼트 디코더 설계

  참고문헌 양영일, 『VHDL을 이용한 디지털 논리회로 설계』, 미래컴(2010) 노승환, 『디지털 시스템 설계 및 실습』, 한빛아카데미(2017) ... 결과 보고서 ( 7-세그먼트 디코더 설계 ) 제목 7-세그먼트 디코더 설계 실습 목적 하나의 7-세그먼트 FND는 한 자리의 16진수를 출력할 수 있다. ... 실험 결과 및 고찰 결과 ① 스위칭 인코더와 7-세그먼트 디코더의 동작 특성을 알 수 있었다. ② 작성한 코드를 핀할당을 통해 FPGA kit에 연결시켜 푸시버튼을 누르면 16진수가

  리포트 | 7페이지 | 1,000원 | 등록일 2019.07.20

  다운로드 장바구니
• 

  현대자동차 R&D 포트폴리오 면접 템플릿, 면접관이 더 물어볼 거 없다고 한 양식

  연결 , SW 제어로직 작성 - 센서 데이터를 DAQ 아날로그 / 디지털 입출력으로 수집 - Labview 를 활용 , 상태머신 로직으로 시스템 제어 결과 : 계측시스템설계 과목 A0 ... 공학 수학 컴퓨터 응용 해석 계측 시스템 설계 컴퓨터 프로그래밍 및 실습 확률 및 통계학 수치 해석 빅데이터와 데이터 마이닝 빅데이터 통계 그래픽스 의학 영상 처리 기계 학습 데이터 ... 졸음운전 방지 모니터링 시스템 설계 및 제작 설명 : 심박센서와 조도센서 온도센서로 회로 설계 후 , 졸음 유무와 값을 매핑하는 시스템 제어로직 작성 역할 : DAQ- 센서 데이터

  ppt테마 | 8페이지 | 9,900원 | 등록일 2021.12.10 | 수정일 2024.04.04

  다운로드 장바구니
• 

  디시설 - 4비트 가산감산기 , BCD 가산기

  참고문헌 양영일, 『VHDL을 이용한 디지털 논리회로 설계』, 미래컴(2010) 노승환, 『디지털 시스템 설계 및 실습』, 한빛아카데미(2017) ... 실습 내용 실습 결과 4비트 가산기 VHDL코드 - 코드 주요 내용 및 동작 부분 해석 package 선언 : 1~3행에서 데이터 비트를 4로 정의했기 때문에, a, b의 범위는 0 ... 결과 보고서 ( 4비트 가산/감산기 , BCD 가산기 ) 제목 4비트 가산/감산기 , BCD 가산기 실습 목적 BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이다

  리포트 | 10페이지 | 1,000원 | 등록일 2019.07.20

  다운로드 장바구니
• 

  디시설 - 인코더, 디코더 설계

  이를 이용해 서 복잡한 디지털 시스템을 설계할 수 있고, 특히 순차 논리회로를 설계할 때 유효하다. process문은 시간이 경과함에 따라 시스템의 동작을 순차적으로 표현할 수 있게 ... 결과 보고서 ( 인코더, 디코더 설계 ) 제목 인코더, 디코더 설계 실습 목적 디코더는 n개의 입력과 2^{ n}개의 출력을 갖지만, 인코더는 2^{ n}개의 입력을 받아서 인코딩된 ... 실습 내용 실습 결과 디코더 - 디코더란?

  리포트 | 9페이지 | 1,000원 | 등록일 2019.07.20

  다운로드 장바구니