"CLR" 검색결과 1-20 / 684건

• 

  [플립플롭][플립플롭회로]플립플롭(플립플롭회로) 개념, 기본적인 플립플롭(플립플롭회로), PR/CLR RS와 JK 플립플롭(플립플롭회로), 에지트리거와 T 플립플롭(플립플롭회로), D와 주종 플립플롭(플립플롭회로)

  PR/CLR RS플립플롭(플립플롭회로) PR/CLR RS플립플롭은 RS플립플롭에 PR과 CLR의 두 입력을 첨가한 플립플롭이다. ... PR/CLR RS플립플롭이 주어져 있고, 이에 대한 간소회 회로이며, 표시기호 이다. ... PR/CLR RS플립플롭(플립플롭회로) Ⅴ. JK 플립플롭(플립플롭회로) Ⅵ. 에지트리거 플립플롭(플립플롭회로) Ⅶ. T 플립플롭(플립플롭회로) Ⅷ.

  리포트 | 5페이지 | 5,000원 | 등록일 2009.07.09

  다운로드 장바구니
• 

  C# 박싱 언박싱 개념정리 레포트

  쓸모 없는 데이터가 되었을 경우 CLR의 Garbage Collector가 메모리에서 제거한다. ... C#에서는 CLR이 자동 메모리 관리 기능을 제공하는데 이 기능의 중심이 바로 앞서 설명한 ‘Garbage Collector’이다. ... 고급객체지향(C#) 값 형식, 참조 형식, 스택, 힙, 가비지 컬렉터, CLR의 메모리 관리 스택 메모리/힙 메모리 그림 1-1 스택 : 후입선출(LastInFirstOut)의 데이터구조로

  리포트 | 5페이지 | 1,000원 | 등록일 2020.03.05

  다운로드 장바구니
• 

  [방송통신대학교] 컴파일러구성 기말시험(온라인)

  CLR구문분석(예제 5-20) 관련 문제풀이 2 2-1. 예제 5-20 우단유도2 2-2. 예제 5-20구문분석 표2 3.

  방송통신대 | 5페이지 | 4,500원 | 등록일 2022.10.03

  다운로드 장바구니
• 

  서강대학교 21년도 디지털논리회로실험 프로젝트 3단계 보고서 (A+자료)

  이 때 Idle_state = 1이 되고, score_CLR, up_CLR, flast_CLR, round_CLR을 1로 만들며 진행되고 있던 동작을 중단시키며 DotMatrix의 ... Idle_state = * score_CLR = Start*Q1* + * key_CLR = Start** + Q1*Q0*flash_end + Start*Q1* round_CLR = ... 그림(a)는 0에서부터 1씩 증가하는 counter를 보여준다. counting은 up_enable 신호와 up_CLR에 의해 제어된다. counter와 더해지는 ADD(5:0)은

  리포트 | 26페이지 | 3,000원 | 등록일 2022.09.18

  다운로드 장바구니
• 

  [A+]중앙대 아날로그및디지털회로설계 실습 예비보고서11 카운터 설계

  입력핀을 가지고 있으며 CLR= L OW 이면 다른 입력핀의 상태에 관계없이 Q=LOW, Q’=High 의 상태가 된다위 그림을 보면 알 수 있듯 CLK 와 CLR 에 complement ... 처리 되어있다진리표를 보면 CLR 이 High 이면 동작 방식이 원래 알고 있는 JK F lip F lop 의 동작 방식과 동일하다4. ... (JK Flip Flop) : dual JK Flip Flop 칩인 74 H C73 은 clock 의 falling edge 에서 값이 변하도록 설계되어 있다 74 H C73 은 CLR

  리포트 | 9페이지 | 1,000원 | 등록일 2022.09.08

  다운로드 장바구니
• 

  [논리회로실험] 실험7. Shift Register 결과보고서

  또 series 입력과 CLR의 역할을 실험을 통해 알 수 있었고 간단한 연산 동작을 하는데 쓰일 수 있겠다고 생각했다. ... 다시 CLR로 초기화 시켜 불을 끄고 A, B = 1, PE = 1 -> 0을 했을 때 L0, L1에 불이 들어오는걸 확인할 수 있었다. ... . - CLR을 1->0->1의 순서로 주어서 모든 정보를 초기화 한다. - PR1과 PR2에 1을 입력 -> BIT1과 BIT2에 불이 들어오는지 확인한다. - 다시 클럭 펄스를

  리포트 | 5페이지 | 1,000원 | 등록일 2023.05.27

  다운로드 장바구니
• 

  [A+] 디지털공학실험 JK 플립 플롭

  (PRE와 CLR 입력 관찰) 그림 17-2(a)와 같이 회로를 구성한다. PRE와 CLR에 HIGH (비활성 레벨)을 설정한다. ... CLR 입력이 J 입력을 무효화시키는 것을 관찰한다. PRE와 CLR 모두 동시에 0으로 연결할 때 어떻게 작동하는지 관찰하고 내용을 요약한다. ... 최종적으로 PRE 와 CLR가 비동기 입력임을 입증한다. 실험순서2. (J-K 펄스 트리거 플립 플롭의 클럭킹에 관한 관찰) PRE와 CLR 모두 동시에 1로 설정한다.

  리포트 | 7페이지 | 2,000원 | 등록일 2023.11.08

  다운로드 장바구니
• 

  JK 플립플롭

  그 결과 CLR가 HIGH인 상태에서는 J와 K의 입력에 따라 LED가 켜졌지만 CLR가 LOW인 경우에는 적색 LED만 켜졌다. ... 이것을 확인하기 위해 CLR가 HIGH인 상태에서 J와 K의 입력을 바꾸어보고 CLR가 LOW인 상태에서 J와 K의 입력을 바꾸어보았다. ... 이 의미는 PRE이나 CLR가 LOW로 연결되어 있을 때 J와 K의 입력을 무시한 채 자기들의 기능을 실행하는 것인데, 이런 것을 보면 PRE과 CLR는 비동기 입력이라고 볼 수 있다

  리포트 | 18페이지 | 4,000원 | 등록일 2021.10.13

  다운로드 장바구니
• 

  디지털공학개론(1. 카운터의 응용으로 디지털 시계의 회로도를 완성해 가는 과정 설명/ 2.4가지 기본형 레지스터의 분류에 속하는 IC들 정리)

  = 0이면, 모든 레지스터의 출력이 Clear 3) CLR = 1이면, 정상동작 → 클록의 상승 에지마다 입력 단자로 들어온 직렬 데이터가 시프트하여 저장 ▶병렬입력 - 직렬출력 ... , 모든 레지스터의 출력이 Clear 3) CLR = 1이면, 정상동작 → 클록의 상승 에지마다 입력 단자로 들어온 직렬 데이터가 시프트하여 저장 ▶병렬입력 - 병렬출력 74195( ... Parallel Access 7Bit Shift Registers): 4비트의 병렬입력 - 병렬출력 기능과 직렬 시프트 기능을 포함한 레지스터 1) CLR 단자를 논리 1로 함 2)

  리포트 | 8페이지 | 2,500원 | 등록일 2023.01.17 | 수정일 2024.05.14

  다운로드 장바구니
• 

  [A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 11. 카운터 설계

  JK Flip Flop은 CLR이 High일 때 우리가 알고 있는 동작 방식이 나오므로 CLR에 High를 인가하였다.

  리포트 | 5페이지 | 1,000원 | 등록일 2023.02.06

  다운로드 장바구니
• 

  [A+]중앙대 아날로그및디지털회로설계실습 과제 동기순서 논리회로 (Stopwatch 설계) (15주차)

  . - 16진 동기 카운터 회로도 - 10진 동기 카운터 회로도 - 10진 동기 카운터 파형 카운터에서 사용하는 JK Flip-Flop인 74HC73은 CLR 단자가 High일 때 ... 정상 동작한다. 16진 카운터는 74HC73을 4개 사용한다. 10진 카운터를 만들기 위해서 16진 카운터의 두 번째, 네 번째 Flip-Flop의 CLR 단자에 NAND 게이트를 ... 출력이 둘 다 1일 때 NAND 게이트는 0을 출력해서 두 번째, 네 번째 Flip-Flop이 1을 출력하는 시점에 첫 번째 Flip-Flop의 CLR 단자에 Low값이 들어와 카운터는

  리포트 | 2페이지 | 1,000원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  4장 각종 Latch와 Flip-Flop 결과

  편하게 숫자로 구분해서 말해보자면 1번의 경우 CLR’값이 ‘L’라서 CLR 값이 ‘H’ 때문에 다른 어떤 것도 영향을 받지 않고 출력 Q 값은 ‘L’가 된다. 2번의 경우는 CLR ... 위에서부터 1 : {bar{CLR}}, 2 : CP, 3: D, 4: {bar{PR}} 순서 / 검정선 ? ... 출력 구분 D CP CLR' PR' Q Q' 1 H L L H L H 2 L L H L H L 3 L L H H 유지(H) 유지(L) 4 L _?

  리포트 | 4페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  Basic computer

  이후 INR신호에 의해 AR_OUT이 1씩 증가 하다가 CLR신호에 의해 초기화 된다. ... 레지스터의 설계1) 16Bit 레지스터AC - 제어신호: LD, INR, CLR, Clock- LD 신호에 의해 클럭의 rising edge에서 0002가 로드 되고 다음 클럭에서 ... CLR신호의 우선순위는 INR신호보다 높다.DR, TR의 경우 AC와 기본적인 기능 및 16bit로 크기가 같아 위의 코딩에서 AC를 각각 DR, TR로 바꾸어 주어 설계 및 검증

  리포트 | 33페이지 | 5,000원 | 등록일 2020.12.16

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 12 Stopwatch 설계 예비 리포트

  1이 나오게 만들고 가운데 카운터에 CLR 마지막 카운터에 UP에 연결하여 가운데 카운터를 6진으로 만들었다. ... Stopwatch 설계 요약: vpulse를 CLR 10진 카운터와 100진 카운터를 만들었고 그 후에 10진 카운터 3개를 연결하고 가운데의 카운터를 6진으로 만들어 시계처럼 동작하는 ... 처음에는 vpulse를 CLR 10진 카운터를 설계했고 그 후에 100진 카운터를 만들었고 그 후에 10진 카운터 3개를 연결하고 가운데 카운터에 0110일 때 AND gate의 결과가

  리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02

  다운로드 장바구니
• 

  [결과보고서] 3.스텝 모터 구동기 7page

  구동기를 초기화하기 위하여, S0, S1 스위치를 닫은 후, CLR에 전압을 가해준다.(1.1) 이때, 출력단 QA, QB, QC, QD의 LED 램프는 어떻게 나타나는가? ... 범용 이동 레지스터 74HC194의 datasheet에 따르면, S0와 S1 스위치를 모두 닫은 후 CLR에 전압을 가해주면 Parallel load 입력이 그대로 출력될 것이다.

  리포트 | 7페이지 | 1,000원 | 등록일 2023.01.03

  다운로드 장바구니
• 

  [아날로그 및 디지털 회로 설계실습] 결과보고서(과제)12

  (CLR pin이 CLK의 영향을 받는지는 고려하지 않아도 좋다.) ... 출력값을 확인하면 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 이며 1010이 되는 순간 연결된 NAND gate 값이 0이 되고 이를 CLR

  리포트 | 2페이지 | 1,000원 | 등록일 2022.09.14

  다운로드 장바구니
• 

  홍익대_디지털논리회로실험_8주차 예비보고서_A+

  추가적으로 PRE와 CLR 기능이 있다. PRE는 다른 입력 값들 상관없이 Q에 1을 출력하게 한다. CLR은 다른 입력 값들 상관없이 Q에 0을 출력하게 한다. ... PRE와 CLR 모두 ACTIVE LOW로 작동한다. 1.3 D Flip-flop 7474의 datasheet를 확인하시오. ... D Flip-flop 7474 칩의 경우 D, CP(CLK), SD(PRE), CD(CLR)의 입력을 받아 Q와 을 출력한다.

  리포트 | 7페이지 | 1,500원 | 등록일 2024.05.15

  다운로드 장바구니
• 

  [논리회로실험] 실험7. Shift Register 예비보고서

  . - CLR을 1->0->1의 순서로 주어서 모든 정보를 초기화 한다. - PR1과 PR2에 1을 입력 -> BIT1과 BIT2에 불이 들어오는지 확인한다. - 다시 클럭 펄스를 ... 모든 정보를 초기화 한다. - A, B, C, D, E, PE = 1을 입력, 클럭을 인가한 후 불이 모두 들어오는지 확인한다. - 다시 CLR로 모든 정보를 초기화 하고, A, ... 0 -> 1로 바꾸어서 다이오드 불이 꺼지는지 확인한다. - A, B, C, D, E, PE = 1을 입력해서 다이오드 불이 켜지는지 확인한다. - CLR을 이용하여 모든 정보를

  리포트 | 7페이지 | 1,500원 | 등록일 2023.05.27

  다운로드 장바구니
• 

  홍익대 디지털논리실험및설계 7주차 예비보고서 A+

  CLR’ : 강제 Reset. ... 0 0 1 0 PRE’와 CLR’는 Active LOW 이기 때문에 J-K Flip=flop을 정상작동 하기 위해서는 이 두 단자에 모두 1을 입력해야 한다. ... 하지만 직접 회로를 결선하면 PRE’와 CLR’에 11을 입력한 경우와 동일하게 작동하게 된다. 2.5 응용실험 (2) - 예상 결과 CLK J K Q Q’ ??

  리포트 | 8페이지 | 1,000원 | 등록일 2023.09.18

  다운로드 장바구니
• 

  D 래치 및 D 플립-플롭, J-K 플립-플롭 결과레포트

  비동기 입력은 PRE나 CLR과 같이 클럭의 상태와 관계없이 즉시 입력을 출력에 반영한다. ... 위의 표에서 나타난 것과 같이, , 이 모두 1일 때 즉, PRE와 CLR이 LOW 일 때 J와 K 값에 따라 회로가 동작하는 것을 확인하였다. ... 또한 실험 과정에서 PRE와 CLR의 값이 반대로 나오는 이슈가 있었다. 진리표와 실제 구성한 회로가 반대로 동작하여 원인을 찾아보려 했지만 회로상에는 문제가 없었다.

  리포트 | 4페이지 | 1,000원 | 등록일 2022.10.09 | 수정일 2022.10.14

  다운로드 장바구니