"FPGA implementation" 검색결과 1-20 / 97건

• 

  기초전자회로실험 - FPGA Implementation of Shift Register (쉬프트레지스터) 결과레포트

  시뮬레이션 결과를 보면 out[0]의 플립플롭이 맨 오른쪽에, out[3]의 플립플롭은 맨 왼쪽에 배치되어 있을 때, 왼쪽방향으로만 쉬프트 하는 레지스터라 하면 위와 같은 실험 결과를 얻는다. in은 out[0](맨 오른쪽 플립플롭)의 입력으로 여기에 사용자가 새 입력..

  리포트 | 2페이지 | 1,500원 | 등록일 2021.02.27

  다운로드 장바구니
• 

  기초전자회로실험 - FPGA Implementation of Shift Register (쉬프트레지스터) 예비레포트

  실험 제목 : FPGA Implementation of Shift Register 2. ... 구현한 가상회로를 주입하여 FPGA의 실제동작을 확인해보자. 3. ... FPGA 등의 기계가 없이 테스트를 할 수 있으므로 회로 테스트에 용이하다. 테스트 모듈에서 검증하고 싶은 모듈을 호출하여 와이어 들의 값을 확인할 수 있다.

  리포트 | 12페이지 | 2,000원 | 등록일 2021.02.27

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-02 예비리포트 (2020 최신)

  녹색으로 나타난 xc3s200이라 쓰여있는 FPGA 아이콘을 우클릭하여 program을 누르고 장비에서 동작을 확인한다(설계오류가 없는데도 동작을 안 할 때는 implement design부터 ... 다시 디자인 탭에서 모듈을 클릭한 후 Implement design을 우클릭 후 run한다. 오류 방지를 위해 한 번 더 run한다. ... 실습 1에서 Implement design에서 오류가 생기는 지는 아닌지, HBE-Combo-II-SE 설명서 부록에 나와있는 대로 pin을 맞게 설정했는지, pin을 입력할 때 세미콜론을

  리포트 | 10페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  [검증된 코드 & 복사가능, 학점A+] 전전설2 2.Schematics - 예비+결과+성적인증 (서울시립대)

  Logic capacity is expressed in terms of the number of two-input NAND gates that would be required to implement ... 실험 목적1.ISE의 여러 logic gate symbol을 직관적으로 이용하는 Schematic 설계를 익힌다.2.FPGA Device Configuration을 해보고, Verilog ... 사전 조사 실험 전에 조사한 답과 다른 것을 우선 순위로 작성하였다.[3]How many programmable logic gates are there in one of our FPGA

  리포트 | 14페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.13

  다운로드 장바구니
• 

  연세대학교 전기전자공학부 20-1학기 기초디지털실험 week 9 보고서

  The concepts for implementing the FPGA acceleration are introduced at first. ... Objectives The main objective of this experiment is to implement an acceleration at FPGA. ... Figure. 3 read transfer of AHB Figure. 4 write transfer of AHB When implementing the read and write transaction

  리포트 | 8페이지 | 3,000원 | 등록일 2020.08.18

  다운로드 장바구니
• 

  디지털 공학 실험 XILINX 결과레포트 hlaf, full, 4-bit adder

  *를 +로 착각하여 계속 simulation창이 의도와 맞지 않게 나오기도 하였고, implementation 이 안되어서 오류창을 확인하였더니 nexys code 의 핀 번호도 매우 ... 실험 제목 [Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증(4-bit Adder)] 2. ... 고찰 이번실험도 저번실험과 마찬가지로 verilog를 사용하여 코드를 작성하고 FPGA를 통해 검증을 하는 실험이었다.

  리포트 | 6페이지 | 1,000원 | 등록일 2021.06.21

  다운로드 장바구니
• 

  연세대학교 기초디지털실험 1주차 결과레포트

  FPGA, Field Programmable Gate Array is an integrated circuit designed to be constructed by a customer ... ObjectThis lecture is about understanding the fundamental theory of Verilog and then implementing and ... HDL, Hardware Description Language, helps implementing circuit schematics and designating modules’ behavior.Modules

  리포트 | 13페이지 | 5,000원 | 등록일 2021.08.18 | 수정일 2023.01.07

  다운로드 장바구니
• 

  [서울시립대] A+ 전자전기컴퓨터설계2 2주차(Schemetic)결과레포트(예비레포트포함,시립대)

  Top module을 선택 후 Synthesize, Implement Design, Generate programming File를 진행한다. 6. ... 이번 2주차 실험에서는 Schemetic을 통해서 회로를 설계한후 FPGA에 적용하는 실험을 하였다. Ⅱ.실험방법 1. ... 전자전기컴퓨터설계실험 2 결과 레포트 실험 제2주 (2021. 10. 12) Lab#02 『Xilinx Spartan3』 FPGA chip, 『ISE』 digital design tool

  리포트 | 10페이지 | 1,000원 | 등록일 2021.12.30 | 수정일 2022.01.03

  다운로드 장바구니
• 

  시립대 전전설2 [9주차 예비] 레포트

  /2017/09/seven-segment-led-display-controller-basys3-fpga.html ... VFD 모듈이 각 제어 코드를 실행하는데 설정된 시간이 필요하므로 FPGA가 BF를 읽어 1일 경우에는 기다리고 0일 경우에는 다음 제어 코드를 보내는 방법을 사용하면 보다 효율적인 ... Design Compile -> 핀 설정 -> Implement Design 다시 Compile -> Simulation에서 조건에 맞도록 파일 수정 -> Simulation ->

  리포트 | 12페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  9장 VHDL 설계 툴 사용법 예비

  FPGA나 집적회로 등의 전자공학 회로를 처리하는 설계 자동화에 사용한다. 주로 디지털 회로 설계에 사용된다. ... (이 이하는 AND게이트와 동일) (3) Synthesize를 오른쪽 클릭하여 run 시킨 후 하단에 successfully가 뜨면 Implement Design도 오른쪽 클릭하여 ... port를 각각 선택하여 만든다. (2) AND 게이트 내용을 코딩한 후 저장한다. (3) Synthesize를 오른쪽 클릭하여 run 시킨 후 하단에 successfully가 뜨면 Implement

  리포트 | 16페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (6) Flip-Flop and Register, SIPO

  Implement Design을 다시 실행시켜 컴파일 한다. Simulation을 선택한다. ... Synthesize ⇒ XST Compile Implement Design Compile New Source를 클릭한다. ... PROM File을 생성하지 않았고 FPGA에만 다운로딩 하기 때문에 파일 선택을 하지 않는다(Cancel 버튼을 클릭한다).

  리포트 | 44페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-02 결과리포트 (2020 최신)

  녹색으로 나타난 xc3s200이라 쓰여있는 FPGA 아이콘을 우클릭하여 program을 누르고 장비에서 동작을 확인한다(설계오류가 없는데도 동작을 안 할 때는 implement design부터 ... CPLD와 FPGA는 중요한 차이가 있는데 CPLD는 비휘발성이지만 FPGA는 SRAM에 데이터를 저장하기에 전원을 끄면 데이터가 사라진다. ... 따라서 FPGA는 일반적으로 외부 ROM과 함께 사용한다. - 본 실험에서 사용하는 FPGA는 휘발성(volatile)이다. 이것이 무슨 의미인지 조사하시오.

  리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (10) Final Project

  실험 목적 본 보고서에서는 베릴로그 HDL과 FPGA를 사용하여 디지털 시계를 설계한다. ... 왼쪽 사진과 같이 설정한다. ource Type에서 Implementation Constraints File을 선택한다. ... Implement Design을 다시 실행시켜 컴파일 한다. 칩 모양에 마우스를 놓고 마우스 오른쪽 버튼을 눌러서 Program을 선택한다.

  리포트 | 110페이지 | 10,000원 | 등록일 2019.10.13 | 수정일 2021.04.29

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 예비레포트 3주차 Lab03 Introduction to Verilog HDL

  시뮬레이션 결과 확인. 8) 시뮬레이션이 성공적으로 끝났으면 FPGA칩 프로그램을 계속 진행하기 위하여 다시 implementation 탭 클릭. ... Run Implement Design이후 Generate Programming File 부터 run 하여 FPGA 칩을 프로그램 (Lab2 에서와 같은 과정임) 최종적으로 Combo ... 장치 Laptop - ISE Digital Design Tool (Version - 14.7) HBE-ComboⅡ-SE Board (included - Xilinx Spartan3 FPGA

  리포트 | 17페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (2) HBE COMBO II SE VerilogHDL Lab

  Implement Design을 컴파일한다. Implementation Constraints File을 선택하고 File name은 and_test로 한다. ... FPGA에 프로그래밍할 파일을 선택한다. And_test.bit 파일을 선택한다. PROM에 프로그래밍할 파일을 선택한다. ... PROM File을 생성하지 않았고 FPGA에만 다운로딩 하기 때문에 파일 선택을 하지 않는다. Programming 옵션을 선택한다.

  리포트 | 28페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-03 결과리포트 (2020 최신)

  Run implement design하고 이후 generate programming file부터 run하여 FPGA칩을 프로그램한다. ... 이제 FPGA 프로그램을 계속 진행하기 위해 Implementation 탭을 다시 클릭하고 UCF file을 만들어 pin을 할당한다. 12.

  리포트 | 19페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  디지털논리회로실험(Verilog HDL) - Numbers and Displays

  the valuations 1010 to 1111 as don’t cares. ⑵ Process 1) Create a new project which will be used to implement ... Include this file in your project and assign the pins on the FPGA to connect to the switches and 7-segment ... Program section of Altera’s web site. 3) Compile the project and download the compiled circuit into the FPGA

  리포트 | 11페이지 | 1,000원 | 등록일 2019.08.29

  다운로드 장바구니
• 

  디지털논리회로실험(Verilog HDL) - SR Latch, Level-Sensitive D-latch, D Flip-Flop

  Select as the target chip the Cyclone Ⅳ EP4CE115F29C7, which is the FPGA chip on the Altera DE2 board ... The latch can be implemented in one 4-input lookup table. Use a similaer ... Use the /* synthesis keep */ directive to ensure that separate logic elements are used to implement the

  리포트 | 12페이지 | 1,000원 | 등록일 2019.08.29

  다운로드 장바구니
• 

  디지털논리회로실험(Verilog HDL) - Characters and Displays

  Download the compiled circuit into the FPGA chip. ... Download the compiled circuit into the FPGA chip. ... You are to write a Verilog module that implements logic functions that represent circuits needed to activate

  리포트 | 8페이지 | 1,000원 | 등록일 2019.08.29

  다운로드 장바구니
• 

  디지털논리회로실험(Verilog HDL) - Adders

  Adds that column’s bits, generates sum and carry bits 2) Half-Adder ⑴ Half-adder: Adduations (Step 2B) Implement ... the necessary pin assignments for the DE2-series board, compile the circuit, and download it into the FPGA ... Include the necessary pin assignments for the DE2-series board, compile the circuit, and download it into FPGA

  리포트 | 12페이지 | 1,000원 | 등록일 2019.08.29

  다운로드 장바구니