"hot well epitaxy" 검색결과 1-10 / 10건

• 

  Latch up in CMOS report

  LPT(Latch up Protection Technology)회로, Transistor간 절연장벽, epitaxial wafer, Ion implant로 retrograde well ... 0.7V이상의 전압이 인가되어 p-n junction이 on 되는 경우 2) 시스템에서 각 칩들의 공급전압이 인가되는 순서가 잘못된 경우. 3) Si substrate에 N-MOSFET의 hot ... 다음으로 Epitaxial layer를 Si에 deposition함으로써 latch up을 감소시킬 수 있다.

  리포트 | 4페이지 | 1,000원 | 등록일 2022.02.21

  다운로드 장바구니
• 

  레치업

  실리콘 기판에 N-MOSFET의 hot electron 현상에 의해 기판 전류가 흐르는 경우 4. 빠른 신호 전압에 큰 변위 전류가 기판이나 well 에 유기되는 경우. ... 현재는 LOCOS, Trench Isolation, Selective Epitaxy, Wafer Bonding, SIMOX 등이 있다. ... 조금 더 자세히 설명하자면, CMOS에서 N-well 과 P-well이 조합되며 기판들은 pnpn 구조를 가지게 된다.

  리포트 | 4페이지 | 1,000원 | 등록일 2017.11.01

  다운로드 장바구니
• 

  Bridgeman 법에 의한 CdIn2Te4단결정 성장과 열처리 효과

  한국재료학회 한국재료학회지 홍광준, 이상열, 문종대

  논문 | 5페이지 | 4,000원 | 등록일 2016.04.02 | 수정일 2023.04.05

  다운로드 장바구니
• 

  Silicide-Enhanced Rapid Thermal Annealing을 이용한 다결정 Si 박막의 제조 및 다결정 Si 박막 트랜지스터에의 응용

  Considering the needle-like grains as well as thecrystallization temperature of the top layer as produced ... surface oxide on the seed layer, a 45-nm thick a-Si film was deposited on the poly-Si seed layer by hot-wire ... Amorphous (a-Si) films were epitaxially crystallized on a very thin large-grained poly-Si seed layer

  논문 | 8페이지 | 4,000원 | 등록일 2016.04.02 | 수정일 2023.04.05

  다운로드 장바구니
• 

  Hot Wall Epitaxy (HWE)법에 의한 ZnIn2S4 단결정 박막 성장과 열처리 효과

  wall epitaxy (HWE) system by evaporating ZnIn2S4 source at 610oC. ... crystal ZnIn2S4 layers were grown on thoroughly etched semi-insulating GaAs(100) substrateat 450oC with hot ... temperature dependence of the energy band gap of the ZnIn2S4 obtained from theabsorption spectra was well

  논문 | 8페이지 | 4,000원 | 등록일 2016.04.02 | 수정일 2023.04.05

  다운로드 장바구니
• 

  latch-up에 관한 자료

  영향  very little impedance to ground contacts 전류이득 n 도 감소 노이즈 특성 향상 기판 가격 + 공정 비용 증가 Retrograde n well ... capacitance도 같이 증가 Capacitance가 커지면 한쪽을 통해서 순간적으로 높은 전압이 들어오면 양단의 전압이 일시적으로 같아지는 현상이 발생 Substrate current Hot-carrier ... process 사용 Output buffer sample layout Latch-up design rule(0.18um) Latch-up design rule(0.35um) Epitaxial

  리포트 | 11페이지 | 1,000원 | 등록일 2010.10.26

  다운로드 장바구니
• 

  Hot Wall Epitaxy(HWE)법에 의한 ZnAl2Se4 단결정 박막 성장과 가전자대 갈라짐에 대한 광전류 연구

  wall epitaxy (HWE) system. ... mixed ZnAl2Se4 crystal was deposited on the thoroughly etched semi-insulating GaAs(100) substrate by a hot ... The temperature dependence ofthe direct optical energy gap is well presented by Varshni's relation: Eg

  논문 | 8페이지 | 4,000원 | 등록일 2016.04.02 | 수정일 2023.04.05

  다운로드 장바구니
• 

  Thin film Deposition(박막 제조)

  MPCVD), Plasma-Enhanced CVD(PECVD), Remote plasma-enhanced CVD (RPECVD) - Atomic layer CVD (ALCVD) - Hot ... rate (typically less than 1000 nm per minute) - low substrate temperature : Very well controlled : Grow ... Deposition - High power arc : Pulsed laser deposition- High power laser : L-MBE, Laser Molecular Beam Epitaxy

  리포트 | 9페이지 | 1,000원 | 등록일 2008.04.03

  다운로드 장바구니
• 

  latch up현상

  Latch up의 원인이 되는 비정상적인 회로의 동작을 정리하면 아래와 같다. 1) 열적 과도전압 스트레스 혹은 단자에 과전압이 인가될 때 2) 일시적인 변위전류 3) 이온화 또는 hot ... 4) 입출력 단자의 전압레벨을 VDD보다 높게 하거나 VSS보다 낮게 하지 않는다. 5)미사용 입력단자의 전위를 VDD나 VSS에 고정한다. 6)Epitaxial Wafer를 사용한다 ... 여기에는 기존의 CMOS공정과 동일한 마스크 step수에 이온주입만 첨가하는 Twin Well 방식과 마스크 step수를 줄이는 Triple Well 구조(매몰층)가 사용되고 있다.

  리포트 | 3페이지 | 1,000원 | 등록일 2006.11.13

  다운로드 장바구니
• 

  반도체 용어 정리

  well형은 단순한 resistance heated furnace방식을 사용하며 제작비가 싸기 때문에 반도체의 대량샌산용으로 가장 널리 쓰이고 있다. ... 어떤 조건에서는 화합물 반도체의 결정을 에피택셜 성장(epitaxial growth)시킬 수도 있다. * CVD (Chemical Vapor Deposition) 박막을 제조하는 기술은 ... 일반적으로 cold wall형과 hot wall 형으로 나눌 수 있다. cold wall형은 그림에서 보는바와 같이 RF induction heating 또는 radiantheating

  리포트 | 5페이지 | 1,000원 | 등록일 2007.10.23

  다운로드 장바구니