"sr latch" 검색결과 1-20 / 490건

• 

  sr latch,D,T flip-flop 예비레포트

  m_temp1=4750 5. simulation -sr latch d flip flop -T FLIP FLOP 6. 참고 문헌 각주 ... 여기서 S는 set을 의미하고 R은 reset을 기서 S=1, R=0 또는 S=0, R=1 일때 출력값이 변화하며 S=0, R=0이면 이전 상태를 그대로 유지한다. ... 즉, rs의 r=1, s=0 그리고 r=0, s=1 인 입력에만 가능하게 되는 회로이다. http://www.ktword.co.kr/test/view/view.php?

  리포트 | 5페이지 | 1,000원 | 등록일 2022.08.21

  다운로드 장바구니
• 

  로직웍스 (Logic Works) Full adder, Sign Magnitude, 신호등, 7 Segment, S-R F/F, D F/F, Latch 등

  A+ 받았습니다.라이브러리 자료들과 같이 올립니다.여러날 밤샌것들인데 레포트 작성시 도움 되시길 바랍니다.

  리포트 | 2페이지 | 2,000원 | 등록일 2009.03.12

  다운로드 장바구니
• 

  아주대 논리회로실험 실험6 Latch & Flip-Flop 예비보고서

  이처럼 클럭 신 호를 입력으로 받는 기억소자를 동기 기억소자라고 한다. 2) S-R Latch with Enable Input Output S R C Q(t){bar{Q}} (t) ... 실험 과정 - 실험1(R-S Latch with Enable) 1) 다음 회로도와 같이 74HC00을 준비하여 Bread Board에 연결한다. 2) 입력 S, R과 enable C를 ... 회로 결선도 - 실험1(R-S Latch with Enable), 실험2(D Latch with Enable) - 실험3(D F/F), 실험4(J-K Latch with Enable

  리포트 | 10페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

  다운로드 장바구니
• 

  RS-latch, D-latch 실험보고서

  R S rm bar{Q}Q 0 0 1 0 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 0 표 1. 기본적인 RS latch의 진리표 그림 4. ... 앞에서의 NOR gate RS latch와 비교한다. rm bar{S}rm bar{R}rm Qrm bar{Q} 1 1 0 1 0 1 0 1 1 1 0 0 1 0 0 0 1 1 0 0 ... R S Enable Q rm bar{Q} 0 0 0 0 0 1 1 1 1 0 1 1 1 0 0 0 0 0 1 1 1 0 1 0 1 1 0 0 1 1 1 0 1 0 0 0 0 0 0

  리포트 | 6페이지 | 1,000원 | 등록일 2021.04.06

  다운로드 장바구니
• 

  [논리회로실험] Latch & Flip-Flop 예비보고서

  실험과정 및 예상 결과 1) 실험 1 : R-S Latch with Enable - 74HC00 1개로 R-S Latch 회로를 구현한다. - Enable(C)에 1의 입력을 넣고 ... Latch with Enable - C가 HIGH인 동안에 입력이 출력에 반영됨 - C는 Enable - C=0 이면 S와 R값에 영향을 받지않고 Q의 이전값(Q(t-1))을 출력 ... S R C Q(t) 0 0 1 Q(t-1) 0 1 1 0:Reset 1 0 1 1:Set 1 1 1 1 x x 0 Q(t-1) 2) 실험 2 : D Latch with Enable

  리포트 | 8페이지 | 1,000원 | 등록일 2021.05.04 | 수정일 2021.06.04

  다운로드 장바구니
• 

  [논리회로실험] Latch & Flip-Flop - 결과보고서

  실험 과정 및 결과 1) 실험 1 : R-S Latch with Enable (생략) - 74HC00 1개로 R-S Latch 회로를 구현한다. - Enable(C)에 1의 입력을 ... 실험 1에서 R-S Latch with enable을 구성했고 enable의 값이 1일 때 R과 S의 입력 값에 따라 회로가 정상 작동하였고 enable의 값이 0일 때는 이전 값이 ... 출력되었다. enable과 R, S 값에 따라 출력값이 달라졌고 enable=0의 출력 값을 통해 latch 회로가 기억소자로써 동작함을 확인했다.

  리포트 | 6페이지 | 1,000원 | 등록일 2021.05.04

  다운로드 장바구니
• 

  SR래치, NOR

  내 용 : 실습한 내용 이번 실습에서는 nor 게이트를 이용한 sr-latch를 해보았습니다. ... 코드 구현 SR-latch코드에서 입력값은 S,R 출력값은 Q,NQ로 선언해줍니다. wire로 in_Q, in_NQ값을 설정해 주었습니다. 이 값들은 Q와 NQ의 초기값 입니다. ... 결 과 : ModelSim Wave 결과 이미지 / Wave 결과 분석 sr값이 10일때 set이되어서 출력값이 1 sr값이 00일때 전 값이 유지되어서 출력값이 1 sr값이 01일때

  리포트 | 5페이지 | 2,500원 | 등록일 2021.01.11 | 수정일 2021.01.14

  다운로드 장바구니
• 

  SR Latch, D Flip Flop, T Flip Flop 결과레포트

  고찰 이번 실험은 vivado을 이용해서 sr latch, d flipflop, t flipflop 의 코드를 짜고 시뮬레이션 결과를 확인하는 실험이었다. sr latch는 set과 ... 실험 제목 [SR Latch, D Flip Flop, T Flip Flop] 2. 실험 결과 -sr latch -d flip-flop -t flip-flop 3. ... reset으로 상승 edge set이면 Q가 1이되고 reset이면 Q가 0이 된다. d flipflop은 결과값이 d 신호를 따라간다. edge clock에서 d의 상태에 따라

  리포트 | 2페이지 | 2,000원 | 등록일 2022.08.22

  다운로드 장바구니
• 

  홍익대학교 디지털논리실험및설계 7주차 예비보고서 A+

  1.1 S-R Latch와 S’-R’ Latch의 동작에 대해 설명하시오.S’-R’ Latch는 일종의 메모리 역할을 할 수 있는 device라고 볼 수 있습니다. ... S’-R’ Latch를 사용할 때 주의해야 할 부분은 Active Set과 Active Reset 신호 (S’ = 0, R’ = 0)가 동시에 입력으로 들어오는 경우는 invalid이기 ... 만약 각각의 경우에 대해서 상태를 저장하고 싶다면 Latch를 NC 상태 (S’ = 1, R’ = 1)로 두고 필요할 때마다 Q에 저장된 값 (상태)를 꺼내서 사용할 수 있습니다.

  리포트 | 7페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

  다운로드 장바구니
• 

  VHDL을 통해 구현한 ShiftRegister 실습보고서

  배경이론(Background) 1)S-R Latch S-R Latch(래치)는 한 비트의 정보를 저장 하는 회로이다. ... S R Q Q’ 0 0 Q(상태유지) Q’(상태유지) 0 1 0 1 1 0 1 0 1 1 0(사용불가) 0(사용불가) 그림1 과 표1, 각각 S-R Latch의 회로도와 진리표이다. ... 이 외에도 D Latch도 존재한다. 2)FlipFlop S-R 래치에서 클럭(Clock)이 포함된 형태로, 클럭값이 변할때만, 작동하는 회로로, 클럭값이 올라갈 때 작동하는 방식을

  리포트 | 16페이지 | 2,000원 | 등록일 2020.12.24

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 6주차

  나오는 결과값은 위에서의 S-R Latch와 같은 결과값이 나온다. 래치와 플립플롭의 차이? ... 순차 조합 회로 중에서도 LATCH, D FlipFlop, J-K FlipFlop, S-R FlipFlop 등의 지식을 이용해서 데이터 전송회로, 직렬입력/병렬출력 회로를 설계해보고 ... 순차 조합 회로 중에서도 LATCH, D FlipFlop, J-K FlipFlop, S-R FlipFlop 등의 지식을 이용해서 데이터 전송회로, 직렬입력/병렬출력 회로 를 설계해보고

  리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

  다운로드 장바구니
• 

  디지털논리회로실험(Verilog HDL) - SR Latch, Level-Sensitive D-latch, D Flip-Flop

  simple latch has both inputs 0 and the inputs S and R have no effect. - Only let S and R change when ... two AND gates to the SR latch’s S1 & R1 inputs. - Note that the internal latch inputs will both go from ... signals R,R_g, S_g,Qa, and Qb. ?

  리포트 | 12페이지 | 1,000원 | 등록일 2019.08.29

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 6. Flip-flops and Shift Registers 예비 보고서

  [그림 6] 5) Gated D latch Gated SR latch의 S와 R을 각각 D와 {bar{D}}으로 바꾼 회로이다. ... 따라서 가급적 S=R=1이 되는 것을 피하는 것이 바람직하다. 4) Gated SR latch SR latch의 입력에 클럭 신호를 추가하여 클럭 신호가 1이 되는 경우에만 입력이 ... ) : 클럭 신호의 특정 값에서 입력이 출력에 반영됨 ② 플립플롭 (Flip-flop) : 클럭 신호의 엣지에서만 입력이 출력에 반영됨 3) SR latch S=R=0인 경우 현재의

  리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  4주차-실험15 예비 - 플립플롭의 기능

  R-S, Q, Q의 관계를 관찰하여 R-S 플립플롭의 동작을 설명하라. ... R S Q Q 1 0 0 1 0 0 0 1 0 1 1 0 0 0 1 0 1 1 0 0 ⇒ 진리표에서 R과 S값이 0인 경우가 2번 있어서 처음에는 잘 이해하지 못하여 피스파이스를 한가지 ... 교수님 학 부 : 전자공학부 학 번 : 이 름 : 실 험 조 : 제 출 일 : 2015. 09. 23 실험제목 : 플립플롭의 기능 실험목적 : (1) 래치 회로의 기능을 이해하고 R-S

  리포트 | 7페이지 | 1,500원 | 등록일 2020.10.02

  다운로드 장바구니
• 

  순차논리회로기초 실험 예비보고서

  (J는 S 역할, K는R역할) 그러나 실제 집적회로에서 거의 사용되지 않는다.Jk플립플롭에서 j와 k가 각각 1일 때 출력이 보수가 취해진 후에Clock Pulse 가 계속 남아 있게 ... 관련이론플립플롭(Flip-flop)과 래치(latch)전자공학에서 1 비트의 정보를 보관. 유지할 수 있는 회로이며 순차 회로의 기본요소이다.

  리포트 | 6페이지 | 1,000원 | 등록일 2021.04.04 | 수정일 2021.04.14

  다운로드 장바구니
• 

  5주차-실험15 결과 - 플립플롭의 기능

  R-S, Q, Q의 관계를 관찰하여 R-S 플립플롭의 동작을 설명하라. ... R-S래치는 R=1이면 Q=0으로 RESET되고, S=1이면 Q=1으로 SET되고, R=0, S=0 이면 전의 데이터가 유지되고, R=1, S=1 인 입력은 허용되지 않습니다. ... 또, D latch와 D flip-flop과의 차이점은?

  리포트 | 14페이지 | 1,500원 | 등록일 2020.10.02

  다운로드 장바구니
• 

  홍익대 디지털논리실험및설계 7주차 예비보고서 A+

  이 때 S-R Latch는 Active HIGH 이므로 S, R이 1, 0일 때 Q=1, Q’=0을 갖고, S’-R’ Latch는 Active LOW 이므로 S‘, R’이 차례로 0 ... 실험 준비 1.1 S-R Latch와 S’-R’ Latch의 동작에 대해 설명하시오. Latch는 1비트의 문자를 보관하고 유지할 수 있는 회로이다. ... S-R Latch는 NOR 게이트를 이용해 결선되고 S’-R’ Latch는 NAND 게이트를 이용해 결선되므로 SR NOR Latch, SR NAND Latch 라고도 불린다.

  리포트 | 8페이지 | 1,000원 | 등록일 2023.09.18

  다운로드 장바구니
• 

  filp flop(sr, d) 결과보고서(기초실험1)-틴커캐드

  왼쪽 이미지는 S=R=1인 경우의 실험결과를 나타낸다. SR Latch에서 S는 SET, Q=1이 되고, R는 RESET, Q=0이 되는 것을 알 수 있었다. ... SR Latch (1) SR Latch SR Latch를 구성하고 S와 R의 값을 변경하며 Q, Q’의 값의 변화를 살펴보는 실험이었다. ... 즉, S=1, R=0이면 출력 Q 또한 1이고, S=0, R=1이면 출력 Q 또한 0이 된다.

  리포트 | 8페이지 | 1,000원 | 등록일 2022.05.03 | 수정일 2023.11.29

  다운로드 장바구니
• 

  논리회로설계실험 6주차 D Latch 설계

  강의에서 다룬 S-R Latch와 Gated S-R Latch의 modeling 방법을 참고하여 구현할 것이다. ... 첫 번째 schematic은 logic gates만을 이용하여 D Latch를 그릴 것이고, 두 번째 schematic은 logic gates와 SR Latch를 이용하여 그릴 것이다 ... D Latch의 schematic을 그려 모델링을 더 용이하게 할 수 있다.

  리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  디지털 논리실험 8주차 예비보고서

  S-R Latch와 거의 유사하지만 EN이라는 가드를 세워 S와 R의 값이 1,1 이 되는 경우를 막는다는 점에서 차이가 있다. ... EN의 입력 값이 LOW일 때에 는 D 값과 상관없이 S와 R이 0,0인 경우와 같으므로 출력 값이 변하지 않으 며, EN의 입력 값이 HIGH일 때에는 D 값을 Q의 값으로 전달한다 ... 1.1 Gated D Latch의 동작에 대해 설명하시오. Gated D Latch는 D와 EN을 입력 값으로 갖고, Q와 를 출력 값으로 가진 다.

  리포트 | 4페이지 | 2,000원 | 등록일 2023.04.11

  다운로드 장바구니