스톱워치 구현 보고서

소개글

디지털회로 실험 및 설계 과목에서 스톱워치를 구현한 보고서 입니다.

목차

1. 실험목표

2. 실험이론
1) 비동기식 카운터
2) 10진 카운터
3) 6진 카운터
4) 7세그먼트(FND)
5) 디코더

3. 실험내용
1) 실험부품
2) 데이터 시트
3) 실험절차

4. 결론 및 분석

본문내용

1. 실험목표
0부터 59초까지의 시간을 측정하는 데 사용되는 간단한 디지털 시계의 회로를 구성하여 실험하고 결과를 관찰한다.

2. 실험이론
1) 비동기식 카운터
비동기식 카운터는 각 플립플롭의 트리거 입력을 앞 단의 출력에 연결하여 앞 단의 출력이 다음 단의 입력으로 들어와 동작하도록 직렬 연결된 매우 간단한 형태의 카운터 논리회로다. JK플립플롭은 반전 입력 조건에서 클록이 인가되면 플립플롭이 트리거 될 때 출력 Q의 신호가 반전된다. 예를 들어 Q의 출력이 0일 때 클록이 인가되어 트리거 되면 Q의 출력은 1이 되고, 또 다시 클록이 인가되어 트리거 되면 Q의 출력은 0이 된다. 클록 한번은 0과 1이 한 번씩 나타나는 것을 말한다. 이 동작에서 CK에 두 번의 클록이 인가될 때 Q신호는 한 번의 클록이 나타나므로, Q는 CK 주파수의 절반이 된다.

<중 략>

6진 카운터의 회로는 기본적으로 2진 카운터의 회로와 같다. 그러나 000부터 101까지만 카운터 되어야 하므로 110이 되었을 때 모든 플립플롭을 0으로 클리어 시켜주어야 한다. 따라서 다음과 같이 NAND를 사용한 회로를 구성했다.

참고 자료

없음