아주대 전자회로실험 설계결과2 CMOS OP AMP 설계

소개글

아주대 전자회로실험 최연익교수님 A+받은 레포트입니다.
한번도 배포된적 없는 100% 창작 자료입니다.
설계과제2 CMOS OP AMP 설계 결과 레포트입니다.
많은 도움 되시길 바랍니다.

목차

1. 실험 결과 분석
1) 실험 1 : DC operation
2) 실험1 Coment
3) 실험 2 : 증폭단 특성 측정 (Closed-loop 구성)
4) 실험2 Coment
5) 실험 3 : Open-loop Gain
6) 실험3 Coment

2. 토의 및 고찰

본문내용

► 실험1 Coment : 이번 설계의 내용은 우리가 구성한 CMOS OP AMP의 DC operation을 확인해 보는 실험으로 각 노드 A~F까지의 전압을 측정해 보는 실험이었다. +단 입력은 접지 시키고 -단 입력은 출력단 F와 연결시켰다. Node A는 접지를 시켰기 때문에
-0.01V로 0V에 가까운 값을 얻을 수 있었고 B는 출력단 F와 연결되어 있으므로 B는 -54mV, F는 -50.9mV로 비슷한 값을 가짐을 확인 할 수 있었다. 그리고 C는 V+값에서 1V정도 전압강하된 6.3V정도의 값을 측정할 수 있었다. 그리고 이와 비슷하게 D에서는 V-값에서 1V정도 전압상승한 -6.77V의 전압을 측정할 수 있었다. 그리고 노드 E는 -0.812V를 얻었다. 이러한 값들은 MosFet 트렌지스터의 특성으로 인한 전압값들을 나타내는 것으로 시뮬레이션의 값들과 조금씩 차이를 보였는데 이러한 원인은 우선 주파수 보상 때문에 달아주는 C2,R2의 값을 시뮬레이션에서는 C2는 0.00001p, R2는 10000Meg로 매우 큰값이지만 Open 시키진 않았지만 실제 실험에서는 open 시켜서 측정했다.

<중 략>

● 토의 및 고찰
이번 실험은 CMOS OPAMP 설계 실험으로 CMOS array IC와 커패시터,저항을 이용하여 우리가 지금까지 실험에서 사용해왔던 OPAMP를 설계해보는 실험이었다. 이번 실험은 설계로써는 첫 번째 실험이어서 어떻게 해야할지 막막하기도 하고 부담되 됬었지만 책에서만 배우고 IC로만 사용해왔던 OPAMP를 직접 설계해본다는 생각에 기대가 되기도 했었다. 그래서 실험전 예비보고서를 쓰면서 PSPICE로 시뮬레이션을 해봤는데 트렌지스터는 많은 변수들을 가지는데 트랜지스터를 이용하여 시뮬레이션을 돌려본적이 거의 없었기 때문에 시뮬레이션 하는데 막히는 부분들도 있었다. 하지만 DC바이어스, Closed loop, Open loop 회로의 동작을 확인해 봤고 우리가 지금까지 배워왔던 결과들을 얻을 수 있었. Closed loop gain은 부귀환경로에 저항값을 설정해 줌으로 인해서 원하는 이득을 얻을 수 있었고 Open loop gain은 무한대에 가까운 큰 값이 나오는 것을 확인 할 수 있었다.

참고 자료

없음