(완전 세세한 정리, 끝판왕) 시립대 전전설2 6주차 Lab06 예비 레포트 Sequential Logic 1, 전자전기컴퓨터설계실험2,

소개글

각 실험마다 아래의 내용이 포함되어 있습니다.

1) 교안에서 요구하는 문법을 사용한 코드
2) 테스트벤치
3) 시뮬레이션
4) 핀 넘버
혼자서 시뮬레이션을 진행하실때 위 내용들을 차례로 따라가면 쉽게 진행하실 수 있습니다.

해당 교안과 동일한지 비교하실 수 있도록 각 목차에 해당하는 자세한 내용들을 작성해놓았습니다. 참고하시길 바랍니다.

목차

1. 실험 목적

2. 배경 이론

3. 실험 장치

4. 실험 방법
1) 4비트 병렬 데이터 저장/전송
2) (1)의 로직에서 coding변화
3) (1)의 로직에서 coding변화
4) 4-bit SIPO 레지스터
5) 4-bit SIPO for 문 사용
6) 4-bit counter
7) 100kHz 마다 하나씩 펄스 (분주 클럭)를 생성하는 1/10 분주기를 디자인
8) 응용과제

5. 예상 결과

6. 참고 문헌

본문내용

1. 실험 목적
본 실험에서는 Verilog HDL 언어를 사용하여 Flip-Flop, Register, SIPO 등 Sequential Logic을 설계 및 실험하고자 한다.

2. 배경 이론
1) 조합회로와 순차회로
①조합회로
조합회로는 출력신호가 입력신호에 의해서만 결정되는 논리회로이다. 논리 게이트로 구성되며, 플립플롭과 같은 기억소자들을 포함하지 않는다. Encoder, decoder, mux, demux등 그동안 실험한 논리회도 모두 조합회로에 속한다.

②순차회로
순차논리회로는 정보를 기억할 수 있도록 조합논리회로에 기억소자를 더한 것이다. 기억소자를 구현하기 위해서 플립플롭 소자를 사용했는데, 플립플롭은 전원이 공급되고 있는 한, 상태의 변화를 위한 신호가 발생할 때까지 현재의 상태를 그대로 유지하는 특징을 가지고 있다. 이때 플립플롭은 1비트를 기억하는 메모리 소자이며, 레지스터 구성회로로 널리 사용된다. 따라서 조합논리회로와 순차논리회로는 기억소자의 유무에 따른 작동방법에 차이가 있음을 알 수 있다.

2) SR 래치와 SR 플립플롭
각각을 서술하기에 앞서 간단히 래치와 플립플롭의 특징을 먼저 알아 두고자 한다. 래치와 플립플롭 모두 출력을 그대로 유지해준다는 공통점을 가지고 있지만 동작방법에 따라 결과가 달라진다. 래치는 입력이 바뀌면 출력이 바뀌지만 플립플롭은 입력이 바뀔 때, CLK과 동기화하여 출력이 바뀌게 되는 것이다.

①RS래치
RS래치에는 NOR게이트와 NAND게이트를 활용한 두가지 종류가 있다.
함수표를 보면 알 수 있듯이 R[RESET]은 출력인 Q를 0으로 만들고 S[SET]은 출력을 1로 만든다. 또한 S,R모두 0일 경우에는 Q의 값을 그 전단계에서의 출력과 변함 없게 똑같은 값이 도출되며, 둘 다 1일 경우에는 Q의 값이 모두 동일하게 나와 사용하지 않는다.

참고 자료

http://blog.naver.com/PostView.nhn?blogId=ssflower1&logNo=10012008963&widgetTypeCall=true 조합회로 순서회로
https://www.youtube.com/watch?v=uKmyWY2duIY&feature=share 래치와 플립플롭
전자전기컴퓨터설계실험2 교안