디지털 논리실험 9주차 예비보고서
- 최초 등록일
- 2023.04.11
- 최종 저작일
- 2022.05
- 4페이지/ 어도비 PDF
- 가격 2,000원
소개글
"디지털 논리실험 9주차 예비보고서"에 대한 내용입니다.
목차
1. 실험 준비
2. 실험 결과
본문내용
8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 보면 VCC, GND, 입력 값 A와 B, , CP의 위치를 확인할 수 있다. 그중에서 MR은 Master Re-clear의 약자로 는 리셋핀, 즉 active low이므로 LOW 를 입력하면 네 개의 Flip-flop의 출력 값을 모두 0으로 만드는 역할을 한다. 한편 시프트 레지스터의 입력 값은 A와 B 2개인데 이는 나머지 하나를 enable처럼 사용할 수 있다. datasheet에 따르면 A와 B의 입력 값은 AND 게이트를 거치기 때문에 만일 B에 0을 넣어준다면 A의 입력 값이 어떻든 간 에 시프트 레지스터에는 0이 입력 값으로 들어간다. 만일 B에 1을 넣어준다면 A의 입력 값이 시프트 레지스터의 입력 값이 되는 것을 확인할 수 있다.
참고 자료
없음