"가감산기" 검색결과 41-60 / 110건

• 

  [3주차] Adder_Subtractor

  또한 이를 이용하여 가산기, 감산기, 혹은 감가산기를 설계한다. ?single bit 감가산기를 이해하고 이를 이용하여 multi-bit 감가산기를 설계한다. ? ... IEEE.STD_LOGIC_UNSIGNED.ALL; --library open entity adder_and_subtracter is Port ( x, y : in STD_LOGIC_vector(4 downto 0); --가감이 ... 4비트 입출력 감가산기의 작동을 확인하고 문제점을 찾은 후 이를 보안할 방법을 찾아본다. 2. Background 1) Binary code ?

  리포트 | 16페이지 | 2,000원 | 등록일 2012.06.30

  다운로드 장바구니
• 

  [A+자료] 논리회로 4비트 가감산기 설계 입니다.

  REPORT ( 4비트 가감산기 설계 ) 4비트 가감산기 1. 목적 FA 4개를 직렬로 연결하여 4-bit 가감산기를 설계한다. 설계를 통하여 가감산기 입력에 따른 출력 특성을 이해할 수 있다. 2. 4비트 가감산기 논리회로설계 3. VHDL을 이용한 4비트 가감산기..

  리포트 | 4페이지 | 3,000원 | 등록일 2012.06.17

  다운로드 장바구니
• 

  4자리 가감산기 / 8421가산기 최종보고서

  목적 ① 진, 보, 영, 일기의 동작을 이해한다. ② 진, 보, 영, 일기를 이용하여 4자리 2진수의 가감산회로를 설계하는 방법을 이해한다. ③ BCD 가산기의 가산원리를 이해하고

  리포트 | 19페이지 | 2,000원 | 등록일 2010.09.19 | 수정일 2020.12.14

  다운로드 장바구니
• 

  4자리 가감산기 시뮬레이션

  목적 ① 진, 보, 영, 일기의 동작을 이해한다. ② 진, 보, 영, 일기를 이용하여 4자리 2진수의 가감산회로를 설계하는 방법을 이해한다. ③ BCD 가산기의 가산원리를 이해하고

  리포트 | 14페이지 | 2,000원 | 등록일 2010.05.29 | 수정일 2020.12.14

  다운로드 장바구니
• 

  AND, OR, ADD, Subtract 설계(회로도, 시뮬레이션 결과)

  그리고 가감산기에서 Cin이 0이면 add의 역할을 Cin이 1이면 Subtract의 역할을 수행한다.

  리포트 | 27페이지 | 3,500원 | 등록일 2014.04.01 | 수정일 2014.04.29

  다운로드 장바구니
• 

  결과보고서 // 7.2의보수와 4비트 가감산기 8.플립플롭과 시프트레지스터

  결론 및 고찰이번 실험에서는 저번실험에서 구현했던 3bit 전가산기에서 더 나아가 감산까지 가능하도록 설계하는것이 목적이었다.우리조는 이번실험에서 너무 급하게 진행하느라 가산기를 1bit씩 테스트해보지 않고 한꺼번에 구성했던탓에 어누부분에선가 잘못 연결된 부분이 있었는..

  리포트 | 7페이지 | 1,000원 | 등록일 2010.11.17 | 수정일 2018.09.10

  다운로드 장바구니
• 

  [verilog]8비트 가감산기 설계

  5. 회로를 요구사항에 맞춰서 설계하기①모드 설정을 위해서 위와 같은 방법을 사용하여 설계하였습니다.②OverFlow는 MSB가 다른 경우에는 발생하지 않으며 MSB가 다른 경우 중 캐리 아웃과 그 전 캐리 값이 다른 경우에 발생하게 됩니다.따라서 assign over..

  리포트 | 5페이지 | 3,000원 | 등록일 2012.04.30 | 수정일 2021.05.07

  다운로드 장바구니
• 

  [쿼터스포함]병렬,BCD 가감산기 결과보고서 / 카르노맵, 게이트 변환

  1. 기본 논리식의 표현 1) 2변수 카르노 맵 - 카르노 맵은 1953년 모리스 카르노(Maurice Karnaugh)가 소개한 것으로 함수에서 사용할 최소항들을 각 칸 안에 넣어서 표로 만들어놓은 것이다. 2변수일 때는 22개, 3변수일 때는 23개, 4변수일 때..

  리포트 | 11페이지 | 2,000원 | 등록일 2011.01.05 | 수정일 2020.01.29

  다운로드 장바구니
• 

  디지털 시스템 실험

  실험 6-2 감산기와 이진 가감산기 회로 구현하기 1. 반감산기는 다음과 같은 2진 연산의 규칙을 따른다. 다음 연산 규칙을 진리표로 작성하라. ... 가감산기 회로는 제어신호에 따라 덧셈을 수행하거나 뺄셈을 수행하는 회로를 말한다. 일반적으로 뺄셈은 보수의 덧셈으로 변환하여 수행할 수 있다. ... 실험 6-3 BCD가산기와 감산기 회로 구현하고 응용하기 1.

  리포트 | 10페이지 | 1,000원 | 등록일 2012.07.18

  다운로드 장바구니
• 

  vhdl을 이용한 4비트 가감산기 설계(논리회로설계실험)

  그 후 component 명령어를 사용하여 앞서 설계한 전가산기를 4비트 감가산기 코드에 component 하였다. 4비트 감가산기 설계 이후 testbench 코드를 이용하여 ... Problem Statement4비트 감가산기를 설계하기 위해서 먼저 전가산기를 설계할 수 있어야 한다. ... (M : 0 -> s = x + y, M : 1 -> s = x - y)4비트 감가산기를 설계하기 이전에 전가산기를 설계하였다.

  리포트 | 9페이지 | 2,000원 | 등록일 2009.11.12

  다운로드 장바구니
• 

  4자리 2진수 가산기, 감산기 설계결과보고서

  전체 설계 7487을 이용한 가감산기 7487과 Full adder을 이용하여 ORCAD로 설계한 회로이다. BCD가산기 회로 8421을 이용하여 가산기를 제작한 회로이다. ... BCD가산기의 계산식은 다음과 같이 구할 수 있다. ... 여러 가지 방법이 있겠지만 이번 실험에서는 10이상의 수가 출력될 때 10을 빼거나 10의 2의 보수인 6을 더해줌으로써 BCD코드 출력을 완성시킨다. 1) FA가산기 FA가산기소자

  리포트 | 8페이지 | 3,000원 | 등록일 2013.07.01

  다운로드 장바구니
• 

  4bit 가감산 계산기 설계

  Report - 4bit 계산기 설계 - 과 목: 컴퓨터 구조 교 수 명: 학 과: 전자공학과 학 번: 이 름: 제 출 일: 13. 05. 09 (목) 소요시간: 7시간 ● 계산기 설계 4bit 스위치인 SA, SB의 데이터를 읽어 들여 1bit 명령어 IR을 해석하..

  리포트 | 8페이지 | 2,000원 | 등록일 2013.05.28

  다운로드 장바구니
• 

  4비트 가감산기 설계 및 타이밍도 확인

  1.두 개의 이진 4비트 수를 더하고 빼는 가감산기 회로를 그리시오. 2.

  리포트 | 3페이지 | 3,000원 | 등록일 2011.05.22

  다운로드 장바구니
• 

  전자공학과 아날로그 실험 및 설계 과목 텀프로젝트 사람or온도 인식 선풍기 ppt자료입니다.

  실험 부품 및 이론 1)OP-AMP 02 OP-AMP (LM324) - 비교기 01 02 03 04 가장 널리 쓰이는 아날로그 IC 증폭기 , 가감산기 , 비교기 , 미적분기 Term

  리포트 | 17페이지 | 2,000원 | 등록일 2016.04.07

  다운로드 장바구니
• 

  자판기시스템(최종본)

  가감산기 S 에 0 이 입력되게 되면 가산이 되고 S 에 1 이 입력되게 되면 감산이 되는 회로의 기능을 하게 된다 . 관련이론 3.

  리포트 | 12페이지 | 2,000원 | 등록일 2011.11.13

  다운로드 장바구니
• 

  실험 예비보고서 5주차 MSI/LSI 연산회로

  XOR를 활용한 2‘s complement 가감산 - 보수는 y를 NOT 연산한 값과 병렬 가산기의 올림수에 논리 1을 입력하여 2의 보수를 구하게 된다. 회로도 5. ... 4-bit 2진가산기 + Binary-to-BCD code converter(코드 변환기) ? 가산 결과 : 0 0000(0+0+0 =0) ~ 1 0011(9+9+1=19) ?

  리포트 | 2페이지 | 1,500원 | 등록일 2008.11.08

  다운로드 장바구니
• 

  가산기 감산기

  그래서 새로 알아 볼수있게 회로를 다시 만들고 회로를 계속 보면서 문제점들을 찾아가고 그결과 계산에서의 가감산기의 계산과 실험치의 결과값이 일치 하였습니다.

  리포트 | 8페이지 | 2,000원 | 등록일 2018.11.02 | 수정일 2019.07.13

  다운로드 장바구니
• 

  예비보고서 // 2의보수와 4비트 가감산기, 플립플롭과 시프트레지스터

  1. 실험목적2의 보수에 대한 이해를 바탕으로 binary 4-bit 가 감산기를 이해한다binary 4-bit 가감산기를 구성하고 동작을 파악한다2. 실험이론논리회로에서 음수를 표현하는 세가지 방법 -> 부호절대값/ 1의 보수/ 2의 보수 가장쉽게 생각할 수 있는 ..

  리포트 | 14페이지 | 1,000원 | 등록일 2010.11.16 | 수정일 2018.09.10

  다운로드 장바구니
• 

  [Ayeun]컴퓨터구조 계산기 설계 보고서

  보고서 제목 계산기 설계 보고서 학과 전자공학과 학번 성명 제출일 2018. 05. 25 소요시간 5시간 #계산기 회로 완성 및 Timing simulation과 각 부분 동작 설명 가감산기

  리포트 | 8페이지 | 3,000원 | 등록일 2018.12.21

  다운로드 장바구니
• 

  베릴로그 8비트 가감산기

  전가산기 8개로 -128~+127 까지 표현 가능한 8비트 가산기. 이전캐리가 다음 전가산기값에 영향을 줌. A7,B7은 값에 영향을 주지 않고 단지 부호만 결정하는 sign bit임. mode에 덧셈, 뺄셈이 결정되며 mode==1일 때 XOR게이트를 사용해서 B값..

  리포트 | 17페이지 | 1,000원 | 등록일 2018.09.09

  다운로드 장바구니