"전자전기컴퓨터설계실험" 검색결과 61-80 / 1,926건

• 

  전자전기컴퓨터설계실험3 - 예비레포트 - 실험10 - MOSFET(CMOS Inverter) (A+)

  (마) Computer & Pspice program : 1 ea. (2) 실험에 필요한 소자 목록을 작성하시오. ... (나) “Lab 1”을 위한 실험 순서 및 측정 방법 그림 2의 회로를 설계한다. ... 그림 3 NMOS Bias Circuit (나) “Lab 2”를 위한 실험 순서 및 측정 방법 그림 3의 회로를 설계한 다음 Gate에 Ground를 연결하고 Power Supply로

  리포트 | 11페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab05(예비) / 2021년도(대면) / A+

  참고문헌 1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안 2) M. Morris Mano, Michael D. Ciletti(2016). ... 실험의 목적 Verilog HDL 언어를 사용하여 Combinational Logic을 설계 및 실험(Encoder/Decoder, Mux/Demux 등)하고, 설계한 로직을 시뮬레이션하기 ... 실험 장비 HBE Combo-II SE 3.

  리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab07(예비) / 2021년도(대면) / A+

  참고문헌 1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안 2) 차재복(2019). 정보통신기술용어해설 Latch. 3) FALiNUX Forum. ... 실험의 목적 Verilog HDL 언어를 사용하여 Sequential Logic을 설계 및 실험하고, Finite State Machine 등을 설계 실습한 뒤, 로직을 시뮬레이션하기 ... 조합논리회로. 6) ㈜한백전자. HBE-COMBO II – SE Verilog HDL 실습 Verilog HDL 문법

  리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  전전설2 파이널 프로젝트 디지털시계 (전자전기컴퓨터설계2 실험 파이널 프로젝트)

  디지털 시계 코드 `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Engineer: // // Creat..

  리포트 | 73페이지 | 5,000원 | 등록일 2019.11.09

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab04(결과) / 2021년도(대면) / A+

  실험의 목적 Verilog HDL 언어를 사용하여 Combinational Logic을 설계 및 실험하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다. ... 실험 이론 (1) Net 자료형 a. ... 실험 장비 HBE Combo-II SE 3.

  리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험3 3주차 결과 보고서 Resonance Circuits (점수 10/10)

  Resonance Circuits 학 과 전자전기컴퓨터공학부 실험일 2018년도 1학기 점수 10/10 서론 실험 목적 RLC series 및 parallel circuit들의 주파수에 ... 공진 주파수 로 회로를 설계했기 때문에 차이가 발생한 것인데, 실험값에서는 약간의 차이를 발생시킨 원인은 무엇일까. ... 결론 이번 주 실험에서는 RLC 소자를 이용하여, Band pass filter, Notch filter를 설계하였다.

  리포트 | 6페이지 | 1,000원 | 등록일 2020.03.28

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+

  참고문헌 1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안 2) M.. ... 이는 회로를 Computer가 생성하다보니 어쩔수 없이 생기는 문제이다. ... 실험의 목적 Verilog HDL 언어의 기본 사용법을 익히고 디지털 논리회로를 설계하는 여러 가지 방법론을 학습한다.

  리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+

  Reference 1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안 2) M. Morris Mano, Michael D. Ciletti(2016). ... VHDL: 미 전기학회(IEEE) 표준 HDL, 엄격한 문법 - 미국 국방성을 중심으로 1987년 표준화되었다. ... 실험의 목적 Verilog HDL 언어의 기본 사용법을 익히고 디지털 논리회로를 설계하는 여러 가지 방법론을 학습한다.

  리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+

  Reference 1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안 2) M. Morris Mano, Michael D. Ciletti(2016). ... ASIC의 이해 - 특정한 전자/정보통신 제품에 사용할 목적으로 설계된 비메모리 반도체 칩으로, 복잡한 큰 디지털 시스템은 앞서 소개한 TTL 등으로 제작할 수 없고 고집적 ASIC으로만 ... 실험의 목적 Verilog HDL 언어를 이용하여 디지털 회로를 디자인 하기에 앞서 Schematic 설계를 수행해 본다.

  리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab05(결과) / 2021년도(대면) / A+

  Reference 1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안 2) M. Morris Mano, Michael D. Ciletti(2016). ... 실험의 목적 Verilog HDL 언어를 사용하여 Combinational Logic을 설계 및 실험(Encoder/Decoder, Mux/Demux 등)하고, 설계한 로직을 시뮬레이션하기 ... 실험 장비 HBE Combo-II SE 3. Result of this lab (1) [실습 1] 2:4 Decoder를 설계하시오.

  리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab04(예비) / 2021년도(대면) / A+

  실험의 목적 Verilog HDL 언어를 사용하여 Combinational Logic을 설계 및 실험하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다. ... 실험 장비 및 재료 가. 실험 장비 HBE Combo-II SE 3. ... 실험 이론 (1) Net 자료형 a.

  리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab01(예비) / 2021년도(대면) / A+

  실험의 목적 TTL의 특성을 이해하고 그를 활용하여 OR 게이트 논리 회로, XOR 게이트 논리 회로, 반가산기 회로, 전가산기 회로를 설계 및 실험한다. 나. ... 한편, 최근에는 gital-to-Analog Converter, D/A)이다. - 범용 디지털 컴퓨터가 디지털 시스템에서 가장 잘 알려진 예라 할 수 있으며, 또한 현재 대부분의 전자기기의 ... 비교를 통해서 생성되는 결과는 AB, A=B, A≠B의 4가지가 존재한다. - 인코더(encoder): 외부에서 들어오는 임의의 신호를 부호화 된 신호로 변환하여 컴퓨터 내부로 들여보내는

  리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab06(결과) / 2021년도(대면) / A+

  실험의 목적 Verilog HDL 언어를 사용하여 Sequential Logic을 설계 및 실험(Flip-Flop, Register, SIPO 등)하고, 설계한 로직을 시뮬레이션하기 ... 실험 이론 (1) 플립플롭 회로 a. ... 아래와 같이 coding을 바꾸면 어떤 동작이 일어나는지 실험하고 이유를 논하시오.

  리포트 | 18페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험3 2주차 결과 보고서 Passive Filter(점수 9/10)

  Passive filters 학 과 전자전기컴퓨터공학부 실험일 2018년도 1학기 이 름 서론 실험 목적 R, L, C로 구성된 circuit의 filter들의 magnitude and ... 대입하면, 이므로 3.2.4 설계된 회로는 위의 Figure 3과 같으며 시뮬레이션 결과는 다음과 같다. 3.2.5 설계된 회로는 위의 Figure 5과 같으며 시뮬레이션 결과는 다음과 ... 식에 주어진 값을 대입하면, 이므로 3.2.2 설계된 회로는 위의 Figure 1과 같으며 시뮬레이션 결과는 다음과 같다. 3.2.3 식 (1.4) , L=220 식에 주어진 값을

  리포트 | 6페이지 | 1,000원 | 등록일 2020.03.28 | 수정일 2020.03.31

  다운로드 장바구니
• 

  [전자전기컴퓨터설계실험1] [전전설1] 노턴의 정리, 테브난의 정리 결과레포트

  노턴의 정리, 테브난의 정리, 그리고 최대 전력 전달 과 목 명 전자전기컴퓨터설계실험 I 학 과 전자전기컴퓨터공학부 학 번 이 름 실 험 일 2016.4.28 담 당 교 수 담 당 ... 테브닌 정리 이론 전기회로에서 두 개의 단자를 지닌 전압원, 전류원, 저항의 어떠한 조합이라도 하나의 전압원과 하나의 직렬저항으로 변환하여 전기적 등가를 설명할 수 있다는 이론이다. ... 노턴 정리 이론 전기회로에서 노턴의 정리는 두개의 단자를 지닌 전압원, 전류원, 저항의 어떠한 조합이라도 이상적인 전류원과 병렬저항으로 변환하여 전기적 등가를 설명할 수 있다는 이론이다

  리포트 | 13페이지 | 1,500원 | 등록일 2019.11.16

  다운로드 장바구니
• 

  [전자전기컴퓨터설계실험2] Verilog를 이용한 디지털 시계 (알람, 스탑워치, LED 기능 포함)

  //Digital_Clock.v module Digital_Clock(RESETN, CLK, LCD_E, LCD_RS, LCD_RW, LCD_DATA, PIEZO, BUS, BUT, LED); input RESETN, CLK; input [7:0] BUS; // BUS..

  리포트 | 81페이지 | 5,000원 | 등록일 2020.09.07

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (6) Flip-Flop and Register, SIPO

  Flip-Flop and Register, SIPO post-lab report Flip-Flop and Register, SIPO post-lab report 과목명 전자전기컴퓨터설계실험2 ... 담당 교수 전공 학부 전자전기컴퓨터공학부 학번 성명 제출 일자 목 차 Ⅰ. ... 실험 목적 본 보고서에서는 베릴로그 HDL을 사용하여 순차 논리를 설계 및 실험한다.

  리포트 | 44페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (2) HBE COMBO II SE VerilogHDL Lab

  HBE-COMBO Ⅱ-SE VerilogHDL Lab post-lab report HBE-COMBO Ⅱ-SE VerilogHDL Lab(2주차) post-lab report 과목명 전자전기컴퓨터설계실험2 ... 담당 교수 전공 학부 전자전기컴퓨터공학부 학번 성명 제출 일자 목 차 Ⅰ. ... HDL 전자공학에서 하드웨어 기술 언어(Hardware Description Language)는 전자회로를 정밀하게 기술하는 데 사용하는 컴퓨터 언어이다.

  리포트 | 28페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (8) 7-Segment and PIEZO Control

  7-Segment and PIEZO Control post-lab report 7-Segment and PIEZO Control post-lab report 과목명 전자전기컴퓨터설계실험2 ... 담당 교수 전공 학부 전자전기컴퓨터공학부 학번 성명 제출 일자 목 차 Ⅰ. ... 실험 목적 본 보고서에서는 베릴로그 HDL을 사용하여 7-세그먼트와 피에조 등 주변 디지털 장치 제어를 설계 및 실험한다. 7-세그먼트와 피에조 등의 컨트롤러를 행위수준 모델링으로

  리포트 | 22페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험3 - 결과레포트 - 실험06_ OP AMP(Active RC Filter) (A+)

  Reference (참고문헌) - 14 - 이 실험은 OP Amp와 Resistor 그리고 Capacitor로 Inductor 없이 2차 회로를 설계하는 실험이다. ... (나) “Lab 2”를 위한 실험 순서 및 측정 방법 조건에 맞는 회로를 설계하기 위해 R, C값을 정하고 그에 맞춰 회로를 구현하고, 전달함수를 통해 주파수의 크기특성, 위상특성을 ... 그리고 회로 2는 회로 1에서 설계한 필터에서 Resistor와 Capacitor의 위치를 바꾼 회로이다.

  리포트 | 16페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

  다운로드 장바구니