"전자전기컴퓨터설계실험2" 검색결과 61-80 / 1,661건

• 

  [전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 8주차 예비+결과(코드포함) Application_Design_I 7-segment and Piezo_Control

  I.INTRODUCTION본 실험은 7-segment와 dynamic 7-segment, 그리고 PIEZO buzzer를 설계한다. 7-segment에 사용되는 decoder를 설계해보고 ... 설계A.Codea)Piezo buzzer- Piezo를 설계한 code를 크게 다섯 가지로 나눌 수 있다.- 첫 번째 부분은 Fig. 1과 같이 모듈 선언 및 I/O 선언 부분이다. ... , 이러한 이해를 바탕으로 3개의 7-segment로 구성된 동적 7-segment를 설계한다.

  리포트 | 3페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

  다운로드 장바구니
• 

  [전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 7주차 예비+결과(코드포함) 자판기 Sequential_Logic_Design_II FSM and Clocked_Counter

  I.INTRODUCTION본 보고서는 예비보고서에서 조사한 State machine 정보와 여러 예외사항을 반영하여 작성한 State diagram을 기반으로 설계한 Vending ... machine의 code 및 시뮬레이션 결과를 확인 및 검증에 관한 보고서이다.II.Vending machine 설계 code 및 Simulation 결과A.CodeA Part에서는

  리포트 | 3페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

  다운로드 장바구니
• 

  [전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 6주차 예비+결과(코드포함) Sequential_Logic_Design_I Flip-Flop, Register and SIPO

  실험은 D Flip Flop을 활용한 1/2 Clock Divider, 1/4 Clock Divider, 1/5 Clock Divider, Master-Slave JK Flip Flop의 ... - 1/2 Clock Divider의 설계 code는 Fig.1 및 Fig.2과 같다. ... Abstract Flip-Flop을 사용하여 clock divider를 설계한다. 1/2, 1/4, 1/5 divider를 설계하고, Master Slave 1bit JK Flip

  리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험1(전전설1) (2) 계측기2(오실로스코프, 함수 발생기)

  계측기2(오실로스코프, 함수 발생기) post-lab repor t 계측기2(오실로스코프, 함수 발생기) post-lab report 과목명 전자전기컴퓨터설계실험1 담당 교수 전공 ... 학부 전자전기컴퓨터공학부 학번 성명 제출 일자 목 차 Ⅰ. ... 실험 목적 (03) 2. 실험 이론 (03) 2.1. 함수 발생기(Agilent 33220A) (03) 2.2. 오실로스코프 (04) 2.2.1.

  리포트 | 16페이지 | 2,000원 | 등록일 2019.05.18 | 수정일 2021.04.29

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)2주차결과

  HDL(Hardware description language) 말 그대로 하드웨어를 표현하는 언어라는 뜻으로 전기, 전자회로적인 특성을 기술하는 언어이다. ... 실험결과 (Results) 1. Half Adder를 Schematic으로 설계하시오. ... 실험의 목적(Purpose of this Lab) Xilinx 프로그램 중 schematic을 이용하여 최종적으로 ripple carry full adder를 설계하고 주어진 실험값들과

  리포트 | 15페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)2주차예비

  HDL(Hardware description language) 말 그대로 하드웨어를 표현하는 언어라는 뜻으로 전기, 전자회로적인 특성을 기술하는 언어이다. ... 첫 번째 실험에서와 마찬가지로 하드웨어적으로 구현하여 전기신호가 가는 지를 보고 그 결과를 비교해야한다. Ⅵ. ... 실험결과 (Results) 1. Half Adder를 Schematic으로 설계하시오.

  리포트 | 12페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험3(전전설3)2주차결과

  실험목적2 Hyperlink \l "_Toc414807352" Ⅱ. 배경이론 및 지식2 Hyperlink \l "_Toc414807356" Ⅲ. ... 결론 실험 자체는 지난번과 마찬가지로 매우 간단한 실험이었는데 ... 실험결과4 Hyperlink \l "_Toc414807357" [1-1]4 Hyperlink \l "_Toc414807358" [1-2]5 Hyperlink \l "_Toc414807359

  리포트 | 19페이지 | 2,000원 | 등록일 2017.02.09

  다운로드 장바구니
• 

  전자전기컴퓨터설계 실험3(전전설3) 2주차 예비

  실험장비 및 재료와 실험방법(Instrument & method) ■실험장비 및 재료 함수발생기 (Function Generator) 함수발생기란 전자 신호인 파형을 발생시키기 위한 ... 실험목적 2 Ⅱ. 배경이론 및 지식 2 Ⅲ. 실험장비 및 재료와 실험방법 4 Ⅳ. ... 오실로스코프 (Oscilloscope) 오실로스코프는 기본적으로 그래프 디스플레이 장치로 전기 신호의 그래프를 그리는 장치이다.

  리포트 | 11페이지 | 2,000원 | 등록일 2017.02.09 | 수정일 2017.02.12

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)6주차결과

  설계과정에서 사용하는 클럭의 입력은 1MHz, 1kHz, 1Hz의 오실레이터 클럭과 사용자가 임의의 주파수를 사용할 수 있는 User Clock으로 구성된다. 2. ... 2. ... Redirect=Log&logNo=10155782186 2) 순

  리포트 | 13페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)1주차결과

  결론 (Conclusion) TTL의 게이트들을 이용하여 전기적 신호를 이용하여 adder를 실제 구현해볼 수 있는 실험이었다. ... Carry와 sum에 대해 이해하고 전가산기를 논리 회로로 구현한 뒤 실제 전기적인 구현을 통해 그 동작 원리를 보다 잘 알 수 있는 실험이었다. Ⅵ. ... 실험결과 (Results) 1.

  리포트 | 14페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)6주차예비

  설계과정에서 사용하는 클럭의 입력은 1MHz, 1kHz, 1Hz의 오실레이터 클럭과 사용자가 임의의 주파수를 사용할 수 있는 User Clock으로 구성된다. 2. ... 2. ... HBE-ComboⅡ-SE HBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치로 회로에서 많이 사용되는 Switch, LED와 같은 주변 장치를

  리포트 | 12페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)3주차예비

  HDL(Hardware description language) 말 그대로 하드웨어를 표현하는 언어라는 뜻으로 전기, 전자회로적인 특성을 기술하는 언어이다. ... Verilog HDL Verilog는 HDL 중 하나로 전자 회로 및 시스템에서 쓰이며 회로 설계 및 검증, 구현 등의 용도로 사용된다. ... 또한 gate primitive modeling 과 behavioral modeling의 차이를 이해하고 설계한다. 2.

  리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)4주차예비

  컴퓨터의 경우 2진수를 사용하므로 예를 들어 네 자리 이진수에서 0001의 1의 보수는 1110이라 할 수 있다. ... 배경 지식(Essential Backgrounds for this Lab) 가. 2의 보수 컴퓨터에서 뺄셈을 인식하는 법은 다음과 같다. ... 감산기 모델링 앞서 설계한 1bit 감산기는 2의 보수를 사용하여 가산을 방식을 취하는 감산기였다.

  리포트 | 16페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)8주차예비

  설계과정에서 사용하는 클럭의 입력은 1MHz, 1kHz, 1Hz의 오실레이터 클럭과 사용자가 임의의 주파수를 사용할 수 있는 User Clock으로 구성된다. 2. ... 관하여 익힌다. 2. ... 가장 큰 특징으로는 Breadboard를 가지고 있어 다양한 회로를 실험할 수 있다.

  리포트 | 26페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)8주차결과

  설계과정에서 사용하는 클럭의 입력은 1MHz, 1kHz, 1Hz의 오실레이터 클럭과 사용자가 임의의 주파수를 사용할 수 있는 User Clock으로 구성된다. 2. ... 실험결과 (Results) 1. ... 관하여 익힌다. 2.

  리포트 | 24페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)7주차결과

  설계과정에서 사용하는 클럭의 입력은 1MHz, 1kHz, 1Hz의 오실레이터 클럭과 사용자가 임의의 주파수를 사용할 수 있는 User Clock으로 구성된다. 2. ... 많이 사용되는 카운터 회로의 기초적인 부분에 대해 알 수 있는 실험이었다. 2번 실험의 경우 코딩하는데 있어서 자일링스의 비동기식 신호의 제한적 요소에 대해 알 수 있는 실험이었고 ... 특히 1번의 경우 각각의 state를 parameter를 이용하여 구현해 볼 수 있는 실험이었기 때문에 자일링스에 대한 코딩 스킬을 더 배울 수 있는 실험이었고 2번의 경우 일상에서도

  리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)9주차예비

  실험의 목적(Purpose of this Lab) Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 combo의 LCD를 사용한다. 2. ... 실험결과 (Results) 1. ... 지도교수 : 신 창 환 교수님 실험조교 : 이 영 택 실 험 일 : 2015년 11월 16일 학 번 : 2012440 이 름 : Ⅰ. 서론 (Introduction) 1.

  리포트 | 28페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) 1주차예비

  실험결과 (Results) 1. OR Gate A=0 B=0 S = 0 A=0 B=1 S = 1 A=1 B=0 S = 1 A=1 B=1 S = 1 2. ... 이번 실험을 통해서는 먼저 소자들을 이용해 실제의 전가산기를 구현해보는 실험이었다. ... 결론 (Conclusion) 컴퓨터 내에서 레지스터 정보나 주소이름 등등 모든 곳에 binary number가 쓰이고 그 연산 과정은 정보처리에 있어서 중요하다.

  리포트 | 13페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.03.22

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)4주차결과

  컴퓨터의 경우 2진수를 사용하므로 예를 들어 네 자리 이진수에서 0001의 1의 보수는 1110이라 할 수 있다. ... 배경 지식(Essential Backgrounds for this Lab) 가. 2의 보수 컴퓨터에서 뺄셈을 인식하는 법은 다음과 같다. ... 감산기 모델링 앞서 설계한 1bit 감산기는 2의 보수를 사용하여 가산을 방식을 취하는 감산기였다.

  리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)3주차결과

  HDL(Hardware description language) 말 그대로 하드웨어를 표현하는 언어라는 뜻으로 전기, 전자회로적인 특성을 기술하는 언어이다. ... Verilog HDL Verilog는 HDL 중 하나로 전자 회로 및 시스템에서 쓰이며 회로 설계 및 검증, 구현 등의 용도로 사용된다. ... 또한 gate primitive modeling 과 behavioral modeling의 차이를 이해하고 설계한다. 2.

  리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니