"down카운터" 검색결과 141-160 / 526건

• 

  논리설계 및 실험 전자시계 결과보고서

  타이머 타이머를 구현하기 위해 각각 6진, 10진 up-down counter를 설계하였으며, 이 상태에 따라서(Start/Stop) up counter를 실행 할지, down counter를 ... 현재 시계 각각의 시간, 분, 초를 나타내기 위해 12진, 6진 10진 카운터를 사용하였고, am/pm을 결정하기 위해 2진 카운터를 사용하였다. ... 이때 스톱워치의 경우 추가로 100진 카운터(10진 카운터 2개를 연결)를 사용하였다. 2개의 clock을 사용하기 위해, clock의 값이 변경 될 시, 해당 clock값에 대응

  리포트 | 9페이지 | 2,000원 | 등록일 2016.11.28

  다운로드 장바구니
• 

  디지털 시스템실험, Verilog 코딩, Sequential Circuit (신호등) 구현, FPGA보드에서 신호등 사진 결과

  카운터를 설계한다. ... 다음으로 이 카운터를 응용하여 신호등을 만들었다. ... (기본) ② 카운터를 이용한 Sequential Circuit을 설계한다.

  리포트 | 3페이지 | 2,000원 | 등록일 2015.12.05 | 수정일 2018.05.16

  다운로드 장바구니
• 

  리플 카운터 실험 결과보고서

  13장 리플 카운터 결과 보고서 1.실험목적 - 비동기 상향/하향(Up/Down) 카운터를 분석하고 만든다. - 한 카운터의 모듈러스(modulus)를 바꾼다. - IC 카운터를 ... 사용하여 그것의 계수열(count sequence)을 절사해 본다. 2.자료 및 관찰 그림 3-2 D 플립플롭을 이용한 리플 카운터 < 실험 1) 의 구현 결과 > : 조교님 하에 ... 오실로스코프를 통해 파형을 확인하는 것은 제외 하였다. 3.결과 분석 및 결론 이번 수업에서 우리가 진행한 실험은 2bit 비동기 카운터를 구성하고 함수 발생기를 통해 LED동작을

  리포트 | 3페이지 | 1,000원 | 등록일 2016.06.30

  다운로드 장바구니
• 

  카운터 레지스터 메모리 프로그램가능소자의 구조

  (예제 7-2) 12진 up-down 카운터를 설계하라. 입력 x=0이면 up 카운터, x=1이면 down 카운터로 동작한다. JK 플립플롭을 사용하여 상태여기표만 작성하라. ... 카운터 레지스터 메모리 프로그램가능소자의 구조 카운터는 펄스신호에 의해 미리 정해진 순서로 출력의 상태가 변화하는 동기순차논리회로이다. ... 메모리는 많은 수의 정장소자들과 니들 소자에 정보를 써넣거나 읽어오기 위해 필요한 관련회로들의 집합체이다. 7.1 카운터의 구조 (예제 7-1) 16진 카운터를 설계하라.

  리포트 | 25페이지 | 6,000원 | 등록일 2017.12.31

  다운로드 장바구니
• 

  카운터 예비보고서

  그림 3에서 up/down 입력을 1로하면 카운트-업 카운터가 되고 0으로 하면 카운트-다운 카운터가 된다. ... 그러면 한 개의 클럭 펄스가 들어올 때마다 출력은 하나씩 감소하게 된다. 2.2 비동기식 업/다운 카운터 비동기식 업/다운(up/down) 카운터는 카운트-업 카운터와 카운트-다운 ... 구체적으로, 카운트-업(count-up), 카운트-다운(count-down), 십진, 리플 캐리(ripple carry), 모듈러스(modulus) N 카운터 등 각종 비동기식 및

  리포트 | 3페이지 | 1,000원 | 등록일 2015.12.20

  다운로드 장바구니
• 

  6주차 결과 보고서 Synchronous Counter

  비동기 카운터는 RST를 CLK보다 먼저 확인하여 CLK와 관계없이 ‘0’이 되는 순간 Active Low로 작동하여 초기화가 된다. ... 먼저 Synchronous 와 Unsynchronous 카운터 두 가지를 설계하였는데, 이 둘의 차이점이 초기화가 되는 시점이 CLK가 상승 Edge Trigger일 때 동작하느냐,

  리포트 | 13페이지 | 1,000원 | 등록일 2014.03.26

  다운로드 장바구니
• 

  디지털 시스템 실험 Sequential Circuit 설계 및 구현 결과보고서

  동기식 UP/DOWN 카운터를 설계한다. (기본) 2. 카운터를 이용한 Sequential Circuit을 설계한다. ... Line 13,14: DNUP의 값이 1이면 Q의 값을 1 뺀다(down counting한다). ... DUNP을 1로 바꿔주면 출력 Q의 값이 Down Counting 된다. RESETN의 버튼을 눌러 1이 되게 하면 Q의 값이 0000이 되는 것도 확인하였으나 촬영하진 못했다.

  리포트 | 3페이지 | 1,000원 | 등록일 2016.04.08

  다운로드 장바구니
• 

  결과보고서 #9 - 순차회로 설계

  위의 그림으로 주어진 ‘동기식 3bit up-down 카운터’를 직접 설계한다. (1) 소스코드 library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity ... 실험 목표 순차회로인 카운터에 대해 동작 방식과 구조를 이해하고, 카운터의 종류와 특징에 대해 이해한다.

  리포트 | 6페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

  다운로드 장바구니
• 

  디지털시계 프로젝트, digital clock 프로젝트

  P3.5의 입력은 카운터를 리셋한다. ///// 펄스 업/다운 카운터///// /* PULSE Counter * * * * 펄스 카운터는 P3.2 핀에 공급되는 펄스의 개수를 세어 ... INT0 Pin * * P3.4 = Pulse Counter Direction 1:Up Count 0:Down Count * * P3.5 = Pulse Counter Clear * ... 함. * * P3.2 는 INT0. * * 입력펄스가 High 에서 Low(switch를 누를 때) 로 변할 때 인터럽트 발생 * * 카운트 실행. * * P3.4에 카운트 Up/Down

  리포트 | 34페이지 | 1,500원 | 등록일 2017.04.02

  다운로드 장바구니
• 

  디지털시계,digital clock 프로젝트

  P3.5의 입력은 카운터를 리셋한다. 2.3.8. ... 카운터 모드 } if (c == 0) {// P3.1 = 0, P3.0 = 0 quadrature_counter();// Quadrature 카운터 모드 } } P3.1과 P3.0 ... 트랜지스터 2SC3198 2.3 소프트웨어 구성 7 2.2.1 Pulse UP/DOWN Counter의 Interrupt 함수 2.2.2 Clock / Stop Watch의 Interrupt

  리포트 | 20페이지 | 1,500원 | 등록일 2017.04.02

  다운로드 장바구니
• 

  업다운카운터

  -모두 보수 관계로 되어 있다. ■ Up-Down Modula Seven Counter 주의사항 1. ... 카운터회로 1. 카운터로서 동작하도록 프로그램한 플립플롭은 디지털 논리회로를 가진 대부분 장치에서 볼 수 있다. 2. ... 카운트는 2진, 2진화 10진(10진, BCD), 랜덤, 동기, 리플, 링, 시프트 레지스터 등의 종류가 있다. ● 2진 업/다운 카운터 -때때로 업 카운터 대신에 다운 카운터가 필요하다

  리포트 | 10페이지 | 1,000원 | 등록일 2011.09.26

  다운로드 장바구니
• 

  FPGA를 이용한 디지털 시스템 설계(인하대) Counter 카운터 보고서

  4bit Up Counter 코딩 카운터는 수를 세는 순서에 따라 Up카운터와 Down카운터로 나눌 수 있다. ... 입력신호가 들어왔을 때, 수를 증가시키며 동작하는 카운터를 Up카운터라 하고, 수를 감소시키며 동작하는 카운터를 Down카운터라 한다. 4bit Up Counter는 2진수로 4bit인 ... 이번 실험에서는 4bit Up Counter와 Down Counter를 설계하고, 4bit 74163 Counter를 이용하여 8bit 74163 Counter를 설계한다. @1.

  리포트 | 16페이지 | 2,000원 | 등록일 2014.11.26 | 수정일 2015.09.30

  다운로드 장바구니
• 

  [컴퓨터공학기초설계및실험1 예비레포트] 비동기 계수회로

  이 두 회로를 결합하여 구성한 것으로 제어입력에 따라 증가, 또는 감소순으로 계수하는 것은 가감산 계수회로(up down counter)라 한다. up counter 비동기식 카운터는 ... down counter가 된다. enable 입력은 보통 1로 두고 동작시킨다. enable 입력을 0으로 바꾸는 동안에는 모든 플립플롭의 j와 k에 0이 걸리므로 카운터는 더 이상 ... 앞단의 출력 Q가 뒷단의 클럭 펄스 CLK로서 사용되며, 카운터의 플립플롭들은 클럭 펄스가 1에서 0으로 바뀔 때 동작한다.

  리포트 | 3페이지 | 1,000원 | 등록일 2015.03.16

  다운로드 장바구니
• 

  [디지털회로실험] [쿼터스 / 베릴로그 언어(Verilog HDL) / DE2] (실험13) 시프트 레지스터와 카운터의 설계

  이론 (2)에서 설명한 up-down 카운터의 입력으로 reset 신호를 추가하고, 이 신호가 1이 되면 카운터가 초기화되는 동기식 reset 기능을 가진 up-down 카운터를 구현하고 ... 시뮬레이션 5 ② Up-down 카운터 ? 코드 ? 시뮬레이션 5 ③ BCD (Binary-Coded Decimal) 카운터 ? 코드 ? ... 이론 (4)의 모듈로-N 카운터에 입력 신호로 run을 추가하고, 이 신호가 1이 되면 카운터 동작을 수행하고, 0이 되면 동작을 멈추는 카운터를 구현하고, DE2 보드에서 동작을

  리포트 | 9페이지 | 2,000원 | 등록일 2014.10.21 | 수정일 2016.06.13

  다운로드 장바구니
• 

  타이머와 카운터 예비보고서

  down카운팅일때 clear Ocn - CSn: 클럭 선택(Clock Select) - 타이머/카운터에 사용할 클럭과 프리스케일러를 선택 - 타이머/카운터 0 CS02 CS01 CS00 ... down카운팅일때 set Ocn 1 1 up 카운팅일때 Set OCn on compare match,? ... [실험이론] (1) 클럭과 카운터 ① 타이머/카운터 - 임베디드 시스템에서 정확한 시간의 측정이 필요한데, 타이머와 카운터가 이 역할을 담당한다. - 타이머/카운터는 일정한 개수만큼의

  리포트 | 12페이지 | 1,000원 | 등록일 2015.11.23

  다운로드 장바구니
• 

  실험8. Counter 예비보고서

  실험에서는 플립플롭을 이용한 카운터와 BCD 카운터를 사용한다. ... 실험 목적 카운터의 동작원리와 특성을 이해하고 2진 시스템에서의 숫자표시와 2진 카운터에 대해 이해하며 카운터를 이용해 디코딩(decoding)과 인코딩(encoding)의 코드변환 ... 그리고 우측과 같이 연결된 카운터는 2단 2진 카운터인데 출력의 개수에 맞추어 AND GATE를 구성했다.

  리포트 | 8페이지 | 1,000원 | 등록일 2017.12.07

  다운로드 장바구니
• 

  Application-Design-Ⅱ-Text-LCD Control

  뒷 2자리를 이용하여 카운터를 설계하시오 유의사항 00 -> 99 (Count Up 시) 99 -> 00 (Count Down 시) 09 -> 10(Count Up시) 20 -> 19 ... 대한 소개) Purpose of tt LCD Read Timing Text LCD 제어 명령어 Text LCD 제어 명령어 Display Clear : 전체 화면을 지우고 어드레스 카운터를 ... LCD Counter Control (Button Switch ‘4’=Count Up / ‘8’=Count Down) Decimal 2bit Up/Down Counter 설계 학번

  리포트 | 27페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

  다운로드 장바구니
• 

  실험19 카운터 회로 예비보고서

  그러나 감소 2진 카운터 se데 사용될 수 있는 카운터는 Up/Down coutner라 한다. ... (b)는 (a)와 반대로 down count sequence를 통하여 동작하는 간단한 2진 리플 카운터이다. ... 요약하자면 비슷한 구조로 2배의 카운팅 효과를 낼 수 있다. (8) 8진 비동기식 up 카운터를 D 플립플롭을 이용하여 설계하라. (9) down 카운터에 대해 다음의 입력파형에 대한

  리포트 | 9페이지 | 1,000원 | 등록일 2014.09.29 | 수정일 2018.10.15

  다운로드 장바구니
• 

  디지털회로 - 7-세그먼트 제어기 결과

  DOWN COUNTER : 위의 실험을 하고 난 뒤 이 업카운터를 다운카운터로 바꾸는 것이 또 다른 실험 과제였다. ... Down counter 동작 확인 위 업카운터를 다운카운터로 바꾸는것은 위 실험내용에서 설명하였고, 회로구성도 위에 나온 사진과 같지만 7447의 연결된 입력선만 각 플립플롭의 출력 ... L L L H L L L 왼쪽의 표에서 알 수 있듯이 UP과 DOWN의 차이는 ABC가 서로 보수라는것이다.

  리포트 | 6페이지 | 1,000원 | 등록일 2008.04.08

  다운로드 장바구니
• 

  [디지털 논리회로 실험] 16장. 동기식 카운터 결과레포트

  12 0 0 1 1 3 13 0 0 1 0 2 14 0 0 0 1 1 15 0 0 0 0 0 16 1 1 1 1 15 17 1 1 1 0 14 18 1 1 0 1 13 동기식 다운(DOWN ... ) 카운터는 클록펄스가 발생할 때마다 카운터 출력 값이 감소하는 카운터이다. ... 동기식 카운터는 순서 회로 설계 방법으로 설계가 가능하며 어떤 경우의 카운터도 설계할 수 있다. 즉 일반적인 카운터 외에 특별한 순서로 발생하는 카운터도 설계할 수 있다. 2.

  리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.09

  다운로드 장바구니