"전전설 4주차" 검색결과 1-20 / 13,823건

• 

  시립대 전전설2 [4주차 예비] 레포트

  전자전기컴퓨터설계실험 Ⅱ Pre-report 4주차: Combinational Logic을 설계 및 실험 1. Introduction (실험에 대한 소개) 가. ... 가산기는 산술 논리 장치뿐만아니라 주소값, 테이블 색인 등을 더하는 프로세서의 한 부분으로 사용되고 있다. ... Always, if 문 사용 4.

  리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [4주차 결과] 레포트

  전자전기컴퓨터설계실험 Ⅱ Post-report 4주차: Combinational Logic을 설계 및 실험 1. Introduction (실험에 대한 소개) 가. ... 가산기는 산술 논리 장치뿐만아니라 주소값, 테이블 색인 등을 더하는 프로세서의 한 부분으로 사용되고 있다. ... 두번째 실험 1비트 전가산기를 장비에서 동작 검증하시오. 전가산기 X Y Cin S Cout 0 0 0 0 0 전가산기도 반가산기와 거의 비슷한 원리로 작동을 한다.

  리포트 | 12페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 예비리포트 4주차

  date 목록 실험 목적 배경 이론 실험 장비 실험 전 과제 반가산기, 전가산기 4비트 가산기 XOR 게이트를 이용한 감산기 4비트 감산기 실험 전 응용 과제 preview 1-bit ... 이는 xor게이트를 보여주는 것이고 나머지 문장은 and 게이트를 나타내 주는 것이다. (2) 테스트 벤치 작성 후 컴파일 (3) 시뮬레이션 2) 전가산기 (1) 프로젝트 생성, 로직 ... 가산기 : 전가산기가 1비트의 값을 더한 가산기라면, 멀티 비트 가산기(Multi-Bit Adder)인 4비트 가산기를 설계하여 보자. (4) 감산기 : 두 개의 input이 A와

  리포트 | 14페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 4주차

  참고문헌 -전전설 교안 - Hyperlink "http://cms.kut.ac.kr/user/yjjang/htm_lect/dsys11/M01_VerilogHDL01.pdf" http ... 가산기 : 전가산기가 1비트의 값을 더한 가산기라면, 멀티 비트 가산기(Multi-Bit Adder)인 4비트 가산기를 설계하여 보자. (4) 감산기 : 두 개의 input이 A와 ... 10진수의 나눗셈과 하는 방법이 같다. 2) 연산회로 종류 (1) 반가산기 : 두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리 회로. (2) 전가산기

  리포트 | 14페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  [비대면] 전자전기컴퓨터설계실험1 3주차4주차 통합 레포트 (시립대) (전전설1)

  회로를 다음과 같이 구성하시오. ￭ 는 = 2V, f = 1kHz, Sine wave, Offset = 0V, Output setup = load(50Ω) ￭ R = 50Ω 실험 4주차 ... FFT 모드를 사용하기 전에 시간영역을 설정해야 하는데 그 과정은 다음과 같다. 1. AUTOSET을 눌러 YT(시간 영역) 파형을 표시한다. 2. ... 위 예에서는 주기가 2ms이고 폭이 1ms인 구형파를 만들었다.

  리포트 | 9페이지 | 1,000원 | 등록일 2021.03.07

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 4주차 사전보고서

  2019년 전자전기컴퓨터설계실험2 4주차 사전보고서 1. always 구문과 initial 구문의 차이점에 대하여 조사하시오. ... , 1111 = -1, 1110 = -2, 1101 = -3, 1100 = -4, 1011 = -5, 1010 = -6, 1001 = -7, 1000 = -8 4. ... 8 ~ 7의 정수를 4비트로 표현하는 방식을 조사하시오. 4비트 안에서 양수와 음수를 표현하는 방법은 2진 보수 방식을 사용하는데, 정확히 말하면 2의 보수라는 것은 원래의 수를 reflect

  리포트 | 6페이지 | 1,500원 | 등록일 2019.10.13

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 4주차 결과보고서

  2019년 전자전기컴퓨터설계실험2 4주차 실험보고서 1. ... 즉 전가산기 진리표와 일치하는 결과가 도출되었다. 3. 실습3(4비트 가산기 행위수준 모델링 사용 설계) 실습3에서는 4비트의 입력값을 받는 4비트 가산기를 설계하는 것이다. ... 알려주는 Comparator을 설계하는 것이다.

  리포트 | 11페이지 | 1,500원 | 등록일 2019.10.13

  다운로드 장바구니
• 

  서울시립대학교 전전설2 4주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

  포인트는 Signed를 활용하여 input의 입력이 음수를 포함한 입력이라 선언을 해주는 것이다. ... 엄청난 노가다가 필요하지만, if문을 활용해 2^100개의 경우의 수를 진리표와 같은 방식으로 설계해주면, 원하는 결과를 구할 수 있을 것이다. ... Behavioral Level modeling으로 설계하시오. - 진리표 A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 (2) Lab 2 - One-bit 전가산기를

  리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 4주차 Lab04 예비 레포트 Combinational Logic 1

  이를 각각 연결해준 것이다. ... if문을 사용하는 Behavioral Level modeling 1bit전가산기는 module instantiation와 Behavioral Level modeling 4bit전가산기는 ... 예상 결과 본 실험에서는 자일링스 프로그램을 통해 조합회로인 1bit반가산기, 1bit, 4bit전가산기, 4bit 비교기를 베릴로그 언어를 사용해 시뮬레이션을 진행하게 된다. 1bit반가산기는

  리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  서울시립대학교 전전설2 4주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

  Behavioral Level modeling으로 설계하시오. - 진리표 A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 (2) Lab 2 - One-bit 전가산기를 ... 다시 말하자면, 이 방식은 순서와 관계 없이 연결할 포트 이름 앞에 ‘.’와 뒤에 따라오는 ‘()’ 안에 연결할 와이어의 이름을 넣어주면 연결이 이루어지게 된다. ... 포트의 이름만 정확하게 적어준다면, 순서가 변경되어도 연결되는 포트가 달라지지 않는다. (5) In-Lab 실습 1 ~ 3 과제에서 수행할 코드를 작성하고 Synthesize – XST

  리포트 | 17페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

  다운로드 장바구니
• 

  서울시립대학교 전전설3 4주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)

  회로 (a)의 경우 두 개의 소자를 완벽하게 정합해주어야 한다. ... 즉, 회로 (b)와 같이 를 하나로 묶어 주는 것으로 gain을 간단하게 변경시킬 수 있게 된 것이다. ... 이 소자의 값을 조작해주는 것 만으로 차동 이득 의 값이 변화하고, 이에 따라 출력 전압 이 변화하는 것을 볼 수 있었다.

  리포트 | 10페이지 | 1,500원 | 등록일 2021.03.20

  다운로드 장바구니
• 

  [서울시립대] 전전설3 전자전기컴퓨터설계실험3 4주차 OP-AMP2 (결과레포트+LTspice 파일)

  "[서울시립대] 전전설3 전자전기컴퓨터설계실험3 4주차 OP-AMP2 (결과레포트+LTspice 파일)"에 대한 내용입니다.

  리포트 | 2,500원 | 등록일 2021.10.03 | 수정일 2021.10.15

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 4주차 Lab04 결과 레포트 Combinational Logic 1, 전자전기컴퓨터설계실험2,

  실험결과 두 입력모두 1을 넣었을 때 LED2에서 전원이 들어옴을 확인할 수 있었다. (2) One bit 전가산기 1) 1비트 반가산기의 module instantiation module ... 4bit_Full_adder test bench 4bit_full_adder simulation 4bit_full_adder pin 2) combo box를 통한 동작 결과 입력a ... 안함) 4bit_Full_adder 4bit_Full_adder test bench 4bit_full_adder simulation 2) combo box를 통한 동작 결과 입력a

  리포트 | 18페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  [전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 4주차 예비+결과(코드포함) Combinational_Logic_Design_1 Arithmetic_Logic and Comparator

  실험결과1.Full Subtractor아래 그림은 예비보고서에서 설계했던 전감산기(FS)의 시뮬레이션 결과이다. testbench를 통해 모든 경우의 수를 넣어주었기 때문에 정상 작동 ... 여부를 완벽히 확인할 수 있다.2.4-bits Subtractor아래 그림은 예비보고서에서 설계했던 4비트 전감산기의 시뮬레이션 결과이다. ... 입력이 모두 4비트를 가지기 때문에, 그 경우의 수가 많아 몇 가지 예시를 잡아 입력으로 넣어주었다.

  리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.12.14

  다운로드 장바구니
• 

  (서울시립대 전전설3) [종합2등(A+), 성적증명] 4주차 결과레포트+MATLAB코드+실험데이터+교수님피드백 - Op-Amp Based 1st/2nd-Order Active Filter Frequency Responses

  Figure 4에서의 비교는 다음과 같은 특징들을 나타냈다. ... .< 중 략 >DiagramFigure 4는 Exper. 1에서의 Frequency Response를 ideal Op-Amp(검정 점선) 대비 practical Op-Amp를 load

  리포트 | 7페이지 | 3,000원 | 등록일 2021.12.31 | 수정일 2022.01.05

  다운로드 장바구니
• 

  (서울시립대 전전설3) [종합2등(A+), 성적증명] 4주차 예비레포트+MATLAB코드+LTSpice회로+교수님피드백 - Op-Amp Based 1st/2nd-Order Active Filter Frequency Responses

  와 참고문헌 [5]의 수식을 바탕으로 R의 값을 결정하면ω_c=1/α=1/(C_1 R_1 )=2πf_c=30000π(R_1=1/(30000πC_1 )=(10^4)/3π=1061.03 ... ],f_c=15[kHz]#(5) )Figure 3의 active low-pass filter는 single-pole transfer function을 가지고 있으므로, 참고문헌 [4] ... voltage drop이 없었으므로 transfer function이 변하지 않는다.따라서 Equation (3)의 R_L =Inf로 설정하여 Bode plot을 그리면 다음 Figure 4와

  리포트 | 7페이지 | 3,000원 | 등록일 2021.12.31 | 수정일 2022.01.05

  다운로드 장바구니
• 

  전자전기컴퓨터설계 실험3(전전설3) 4주차 결과

  이를 조정하기 위해 pin diagram에서 볼 수 있듯이 두 개의 핀을 이용해 전압을 조정해주어야한다. (4) input bias current Op-amp의 경우 사실 입력단자로 ... Post Report 주 제: Lab#04 Operational Amplifier (Instrumentation Amplifier Circuit) 지도교수 : 이 주 한 교수님 실험조교 ... Op-amp는 이름 그대로 연산을 해주는 증폭기 역할을 하는 소자로 특성은 다음과 같은 식으로 확인할 수 있다.

  리포트 | 9페이지 | 2,000원 | 등록일 2017.02.09 | 수정일 2017.02.12

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험3(전전설3)4주차예비

  다음과 같은 그림에서 4개의 op-amp를 확인할 수 있다. ... Preliminary Report 주 제: Lab#04 Operational Amplifier (Instrumentation Amplifier Circuit) 지도교수 : 이 주 한 ... 실험장비 및 재료와 실험방법4 Hyperlink \l "_Toc414807360" Ⅳ.

  리포트 | 7페이지 | 2,000원 | 등록일 2017.02.09

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험1(전전설1)4주차예비

  종류의 Simulation 결과의 차이점을 설 명하시오. - BiasPoint Detail 동작점에서의 각 노드의 전압과 각 가지의 전류, 각 소자의 동작점에서의 여러 특성들을 계산해주며 ... 3-5 3-6 3-7) 위의 (3-3), (3-4), (3-5)의 결과를 모아서 함께 분석하시오. ... 사전보고서의 작성4 Hyperlink \l "_Toc414807356" 2. 실험 장비 및 재료와 실험방법8 Hyperlink \l "_Toc414807357" 가.

  리포트 | 10페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)4주차예비

  결론 (Conclusion) 감산기의 경우 여러 방식이 존재하였지만 그 중에서도 전가산기에 XOR gate를 사용하여 응용시켜 만드는 방식을 사용하는 방법이었다. 4비트 경우에도 전감산기를 ... 다음에 1을 더해준다. 0을 1로 1을 0으로 바꿔주는 과정은 각각의 bit에 인버터를 달아준다고 볼 수도 있고 XOR을 이용한다 할 수도 있다. ... 안에는 reg 값 하나만을 저장해줄 수 있었다.

  리포트 | 16페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니