"전전설2 1주차" 검색결과 1-20 / 15,571건

• 

  시립대 전전설2 [1주차 결과] 레포트

  Program을 선택해주고 프로그램을 한다. (2) Procedure of Lab 2. ... 리플캐리가산기 전가산기를 병렬로 연결하면 여러 비트로 구성된 2진수의 덧셈 연산을 수행할 수 있다. 4개의 전가산기를 병렬로 연결해서 4비트의 2진수 덧셈을 수행하는 병렬 가산기이다 ... 단순히 4단의 전가산기를 연결하면 되므로 간편하지만 아랫단의 계산이 완료되 1.

  리포트 | 10페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [1주차 예비] 레포트

  GND 처리를 해준다. 6) 스위치의 개폐 여부에 따라서 달라지는 파형을 측정한다. (2) Procedure of Lab 2. ... 전자전기컴퓨터설계실험 Ⅱ Pre-report 1주차: TTL gates Lab on Breadboard 1. Introduction (실험에 대한 소개) 가. ... GND 처리를 해준다.

  리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대_전전설2_Velilog_예비리포트_1주치

  예상 결과 - 이번 실험에서는 저항, 콘덴서 등과 같이 회로에 큰 영향을 주는 부품들을 사용하지 않고 단순하게 스위치를 껐다 켰다하면서 특정한 값을 입력해주면 그 입력값들에 의한 출력값이 ... Gate IC) 저항(4.7kΩ 2개, 220Ω 1개, 330Ω 2개) LED(Red 2개) 2pole DIP 스위치 1개 4. ... + B 0 0 0 0 1 1 1 0 1 1 1 1 (2) OR게이트 실습 회로 2) XOR 게이트 논리 회로 - 배타적 OR게이트라고도 하며, 두 입력이 서로 다른 값을 가질 때에만

  리포트 | 7페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  서울시립대 전전설1 2주차 결과 레포트

  PostLab Report 제 2주차 개요와 계측기 1(전압전류원, DVM) 실험 과목명 전자전기컴퓨터설계실험1 담당 교수 담당 조교 실험일 실험조 학번 이름 목차 0. ... 실험(다) 구분 이론값 측정값 오차 v1 1V 1.00V 0.00V v2 2V 2.01V 0.01V v3 3V 2.99V 0.01V i1 1mA 1.00mA 0.00mA 왼쪽부터 v1 ... 직렬 저항과 나머지 하나의 저항 사이에 전압을 걸어준다.

  리포트 | 14페이지 | 1,500원 | 등록일 2019.11.11

  다운로드 장바구니
• 

  [비대면] 전자전기컴퓨터설계실험1 2주차 레포트 (시립대) (전전설1)

  Period는 주기 T를 의미하고 단위는 s이다. Freq를 활성화시켰던 동일한 7번 소프트 키를 다시 누르면 Period를 활성화시킬 수 있다. 2. ... 따라서 전압분배법칙에 의해 프로브 끝에서 측정되는 전압은 1/10로 줄어 입력된다. 1X 프로브의 경우 입력저항이 1MΩ이고 그에 따라 측정값과 실제값이 같다. ... High-Z는 반대로 부하저항이 50Ω보다 커질수록 display와 측정되는 부하저항간의 전압차가 줄었다.

  리포트 | 7페이지 | 1,500원 | 등록일 2021.03.07

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 1주차 결과보고서

  2019년 전자전기컴퓨터설계실험2 1주차 실험보고서 학번 : 2015-610019 성명 : 윤종민 1. ... 또한 LED 회로에 저항을 따로 연결하는 주된 이유는 과전류가 흘러 LED의 수명을 낮추는 일이 없게 하기 위해서이다. 2. ... TTL을 하나 더 쓰는 만큼 올바른 연결을 해주어야 한다.

  리포트 | 10페이지 | 1,000원 | 등록일 2019.10.13

  다운로드 장바구니
• 

  서울시립대학교 전전설2 1주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

  Studies from this Lab 이번 실험을 위해 예비레포트를 작성하며 조합 회로와 순차 회로의 차이를 조사하게 되었는데, 이번 전전설에서 수행하게 될 순차 회로를 대략적으로 ... 회로의 구현은 두가지 파트로 나뉘게 되는데, carry(Count, 2^1)를 처리해주는 부분과 S(2^0)을 처리해 주는 부분으로 나뉘게 된다. ... Led 뒤에 저항을 달아준 것은 Led에 필요한 전류를 맞추어 주기 위해서 넣어준 것이다. 2) 실습 2, 실습 3 OR Gate, XOR Gate 두 회로 모두 진리표와 동일한 결과값을

  리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

  다운로드 장바구니
• 

  서울시립대학교 전전설2 1주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

  이 모델은 간단하게 3개의 입력의 개수를 2진수의 형태로 바꾸어 출력해주는 것이다. ... 전가산기 반가산기의 형태에서 입력이 한 개 더 추가된 형태이다. ... 하지만, 이 반가산기 모델은 올림(전가산기의 Cin 부분)의 연산이 불가능해서 대수의 연산이 불가능하다. 1-bit half adder HYPERLINK \l "주석6"[6] (6)

  리포트 | 14페이지 | 무료 | 등록일 2020.07.22 | 수정일 2020.09.15

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 4주차 Lab04 예비 레포트 Combinational Logic 1

  이를 각각 연결해준 것이다. Half_adder U1 ( .a(z), .b(s1), .s(s), .c(c2)); 두번째 반가산기의 입력은 s1, z이고 출력은 s, c2이다. ... 이를 각각 연결해준 것이다. ... Half_adder test bench Half_adder simulation Half_adder pin (2) One bit 전가산기 1) 1비트 반가산기의 module instantiation

  리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  전전설1 5주차 (비대면,예비,결과,전자전기컴퓨터설계실험) - 신호발생기 및 오실로스코프 사용법 2

  전전컴설계실험 1 실험 제5주 신호발생기 및 오실로스코프 사용법 2 1.개요 2.예비보고서 3.실험내용 4.토론 5.결론 6.참고문헌 1. 개요 가. ... 토론 1) 인덕터 값을 설정해줄 때 m을 쓰닌깐 자꾸 오류가 난다 u를 이용하자 2)PSPICE에서 추가로 알게된 사실들 RL회로 즉 결과 3-6을 할 때 50옴의 저항을 앞에 안달아주 ... Answer) 덧셈과 빼기의 기능은 이해했지만, FFT의 경우 Manual에서의 설명이 너무방대하고, 실제로 해보기전에는 개념이 정확히 이해안될 듯 하다.

  리포트 | 30페이지 | 1,000원 | 등록일 2021.06.20

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 6주차 Lab06 예비 레포트 Sequential Logic 1, 전자전기컴퓨터설계실험2,

  래치와 플립플롭 모두 출력을 그대로 유지해준다는 공통점을 가지고 있지만 동작방법에 따라 결과가 달라진다. ... 또한 S,R모두 0일 경우에는 Q의 값을 그 전단계에서의 출력과 변함 없게 똑같은 값이 도출되며, 둘 다 1일 경우에는 Q의 값이 모두 동일하게 나와 사용하지 않는다. ... 또한 S,R모두 1일 경우에는 Q의 값을 그 전단계에서의 출력과 변함 없게 똑같은 값이 도출되며, 둘 다 0일 경우에는 Q의 값이 모두 동일하게 나와 사용하지 않는다. ②SR 플립플롭

  리포트 | 14페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  [전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 1주차 예비+결과(코드포함) TTL_gates_Lab_on_Breadboard

  이를 통해 교안의 회로가 어떤 식으로 동작할 지 예상할 수 있다. ... 실험목표1) OR, XOR 게이트의 동작을 이해하고, 직접 회로를 구성하여 동작 결과를 확인한다.2) 논리 게이트를 적절히 활용하여 반가산기를 구현하여, 반가산기의 진리표와 실제동작을 ... 이론적배경1) OR Gate: 입력 중 하나라도 1이 되면 결과가 1이 되는 논리 연산이다.

  리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 6주차 Lab06 결과 레포트 Sequential Logic 1, 전자전기컴퓨터설계실험2,

  ▼Reset을 눌렀을 때 Reset은 출력을 0으로 만들어 준다. ... 실습4에는 총 두번의 데이터 값을 입력했지만 여기에서는 총 3번을 입력해주었다. ... 더구나 우리가 원하는 회로는 a에data값이 입력될 때 b에는 a에 data값이 입력되기 전 있었던, 기존의 값이 이동하는 회로를 원한다.

  리포트 | 25페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 4주차 Lab04 결과 레포트 Combinational Logic 1, 전자전기컴퓨터설계실험2,

  실험결과 두 입력모두 1을 넣었을 때 LED2에서 전원이 들어옴을 확인할 수 있었다. (2) One bit 전가산기 1) 1비트 반가산기의 module instantiation module ... 그렇게 해서 표현할 수 있는 수는 -2^7~2^7-1이 되는 것이다. 위 표의 숫자는 2’s complement 방식으로 표현되었다. ... 전자전기컴퓨터공학부 설계 및 실험2 Pre La-04 Combinational Logic 1 실 험 날 짜 학 번 이 름 목차 1.

  리포트 | 18페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  서울시립대학교 전전설2 전자전기컴퓨터설계실험2 (결과레포트와 예비레포트 동시에) 1주차 Lab01 TTL gates Lab on Breadboard

  시뮬레이션 결과 1) 실습 2 : OR 게이트 PSpice 결과 2) 실습 3 : XOR 게이트 PSpice 결과 3) 실습 4 : 반가산기 PSpice 결과 4) 실습 5 : 전가산기 ... 실험결과 진리표와 같이 같은 결과가 확인되었다. 5) 전가산기 실험 1 2 3 4 5 6 7 8 사진 번호 A B Z S(Red) C(Green) 1 off off off off off ... 실험목적 TTL을 이용하여 OR 게이트, XOR게이트, 반가산기, 전가산기 논리회로 실험 및 설계를 진행한다. 2.

  리포트 | 23페이지 | 3,000원 | 등록일 2020.07.27

  다운로드 장바구니
• 

  [전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 4주차 예비+결과(코드포함) Combinational_Logic_Design_1 Arithmetic_Logic and Comparator

  실험결과1.Full Subtractor아래 그림은 예비보고서에서 설계했던 전감산기(FS)의 시뮬레이션 결과이다. testbench를 통해 모든 경우의 수를 넣어주었기 때문에 정상 작동 ... 여부를 완벽히 확인할 수 있다.2.4-bits Subtractor아래 그림은 예비보고서에서 설계했던 4비트 전감산기의 시뮬레이션 결과이다. ... 입력이 각각 4비트 이기 때문에 모든 경우의 수를 확인할 수 없어서, 몇 가지 예시를 선별하여 입력으로 넣어주었다.

  리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.12.14

  다운로드 장바구니
• 

  (서울시립대 전전설3) [종합2등(A+), 성적증명] 2주차 예비레포트+MATLAB코드+교수님피드백 - 1st Order RC/RL Circuit Frequency Responses

  LPF and HPF.I.2. ... IntroductionI.1. ... Summary of TheoriesII.1.

  리포트 | 7페이지 | 2,000원 | 등록일 2021.12.31 | 수정일 2022.01.05

  다운로드 장바구니
• 

  (서울시립대 전전설3) [종합2등(A+), 성적증명] 2주차 결과레포트(우수 채택됨)+MATLAB코드+실험데이터+교수님피드백 - 1st Order RC/RL Circuit Frequency Responses

  R_L=∞인 경우 Figure 2와 동일하며, R_L=50 Ω인 경우는 50 Ω 저항을 추가로 병렬 연결해주었다. ... R_L=∞인 경우 Figure 1과 동일하며, R_L=50 Ω인 경우는 50 Ω 저항을 추가로 병렬 연결해주었다. ... 이때 측정 방법은 저항에 관계없이 동일하였다.II.2.RL Low-Pass Filter< 그림 중략 >Figure 2는 Exper. 2의 회로 구성을 Tinkercad®를 이용하여

  리포트 | 7페이지 | 3,000원 | 등록일 2021.12.31 | 수정일 2022.01.05

  다운로드 장바구니
• 

  (서울시립대 전전설3) [종합2등(A+), 성적증명] 4주차 예비레포트+MATLAB코드+LTSpice회로+교수님피드백 - Op-Amp Based 1st/2nd-Order Active Filter Frequency Responses

  α=1/(C_1 R_1 )=2πf_c=30000π(R_1=1/(30000πC_1 )=(10^4)/3π=1061.03∼1000[Ω]#(6) )이때 R_L → ∞로 설정하더라도 원래부터 ... I.IntroductionI.1.Goals1st/2nd order active filter를 설계하고 그 frequency response를 측정하여 이론적으로 계산한 값과 비교한다.I ... .2.Purposes of documentation실험에 앞서 MATLAB과 LTspice tool을 이용하여 필요한 이론적인 값을 점검할 수 있다.II.Summary of TheoriesII

  리포트 | 7페이지 | 3,000원 | 등록일 2021.12.31 | 수정일 2022.01.05

  다운로드 장바구니
• 

  (서울시립대 전전설3) [종합2등(A+), 성적증명] 4주차 결과레포트+MATLAB코드+실험데이터+교수님피드백 - Op-Amp Based 1st/2nd-Order Active Filter Frequency Responses

  IntroductionI.1.Purpose본 실험은 Op-Amp를 사용하는 Active Filter 중 1st/2nd-order LPF와 2nd-order Band-pass Filter에 ... Experiment Setup다음 Figure 1,2,3은 각각 Exper. 1,2,3에서 실제로 사용한 회로 구성을 Tinkercad®를 이용하여 R_L=50 Ω으로써 모델링한 것이다 ... 같은 node에서 재었으며, Function Generator의 output termination은 High-Z로 세팅하였다.< 중 략 >DiagramFigure 4는 Exper. 1에서의

  리포트 | 7페이지 | 3,000원 | 등록일 2021.12.31 | 수정일 2022.01.05

  다운로드 장바구니