"latch" 검색결과 1-20 / 933건

• 

  RS-Latch와 D-Latch

  RS-Latch 및 D-Latch A. 목적 - RS latch 및 D latch의 동작 및 그 특성을 알아본다. B. ... 이론 · Latch Latch는 플립플롭의 한 종류이며, 한 비트의 정보를 데이터가 바뀌기 전까지 계속 유지하는 회로이다. 따라서 출력 Q을 0 또는 1로 상태전이가 필요하다. ... 앞에서의 NOR gate RS latch와 비교한다.

  리포트 | 5페이지 | 1,000원 | 등록일 2019.06.25 | 수정일 2021.06.28

  다운로드 장바구니
• 

  RS-latch, D-latch 실험보고서

  실험 3: RS-Latch 및 D-Latch 1.1 RS latch 1.1 NOR gate (TTL IC 7402)를 사용하여 그림 1과 같이 회로를 꾸민다. ... 어떤 Latch와 결과가 같은가? RS latch와 결과가 같다. 4. 1 chip D latch 4.1. TTL IC 7475에는 4 개의 D latch가 들어 있다. ... D latch 3.1.

  리포트 | 6페이지 | 1,000원 | 등록일 2021.04.06

  다운로드 장바구니
• 

  Latch up in CMOS report

  Latch up - Latch up이란 Latch-up은 고전류, 저전압 상태로 주로 4층 P-N-P-N 구조에서 발생한다. ... Condition of latch up 4. Latch up Avoidance Latch up effect를 방지하기 위한 기술들은 다음과 같이 다양하다. ... Latch up in CMOS REPORT 1. Introduction Latch up은 CMOS IC 소자의 적용에 있어서 오랫동안 문제를 가져왔다.

  리포트 | 4페이지 | 1,000원 | 등록일 2022.02.21

  다운로드 장바구니
• 

  Flip-Flop과 Latch [플립플롭과 래치] D Latch에서 Flip-Flop까지

  NAND로 구성된 D Latch의 모습 Symbol of D Latch 위에 설명된 바와 같이, D Latch는 데이터를 저장하고, 입력에 따라 바꿀 수도 있다. ... D Latch D Flip-Flop 디자인 Flip-Flop의 Setup Time과 Hold Time JK Flip-Flop과 T Flip-Flop D Latch D Latch는 두 ... 우리는 Input 신호와 D Latch의 Q(D Latch의 output)을 비교해 전체 회로의 Output을 결정한다.

  리포트 | 8페이지 | 1,000원 | 등록일 2022.08.26

  다운로드 장바구니
• 

  RS-Latch 및 D-Latch 결과보고서 A+ 레포트

  ∘ 오차 및 토의- 이번 실험에서 RS latch 및 D latch의 동작과 그 특성에 대하여 실험하였다. 4번 실험까지는 특별한 어려움이 없었지만 마지막 실험에서 회로를 구성하는데

  리포트 | 3페이지 | 2,000원 | 등록일 2023.11.15

  다운로드 장바구니
• 

  한양대 Latches & Flip-Flops

  관련 이론Latches는 기본적인 Gate 회로로 구성되는 기억 소자이다. ... 실험 목적소자와 Latches를 활용하여 Flip-Flop을 설계해본다. 또한 BreadBoard에 출력되는 결과를 확인해 결과지에 기록한다.Chapter 2. ... 기억 소자란 전원이 공급되고 있는 동안은 현재의 상태를 그대로 유지하는 소자를 뜻한다.하지만, Latches는 불안정한 상태가 있으므로 별도의 회로를 추가해 Flip-Flops를 구성했다

  리포트 | 6페이지 | 2,000원 | 등록일 2023.03.21

  다운로드 장바구니
• 

  실험3 RS-Latch 및 D-Latch 결과보고서 A+ 레포트

  이번 실험 같은 경우에는 위의 사진과 같이 TTL IC 7475 안에 있는 4개의 D latch를 전부 사용하여 회로를 구성 하였다. ... 이 실험으로 데이터의 읽기 와 쓰기에 대해 더욱 잘 이해하게 되었고 latch가 메모리 소자의 기본적인 소자가 되는 것을 잘 이해하게 되었다.

  리포트 | 4페이지 | 2,000원 | 등록일 2023.11.15

  다운로드 장바구니
• 

  4장 각종 Latch와 Flip-Flop 결과

  디지털공학실험 ? 4장, 각종 래치와 플립-플롭 결과보고서 ◈ 실험 결과 및 검토 가. RS 래치를 구현하고 출력을 확인하여 다음의 표를 완성하라. ☞ 브레드보드에 SR 래치를 구현한 모습 [빨간선 - 위가 R, 아래가 S / 검정선 ? 위가 Q, 아래가 Q’] ※ R..

  리포트 | 4페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  4장 각종 Latch와 Flip-Flop 예비

  디지털공학실험 ? 4, 각종 래치와 플립-플롭 예비보고서 1. 목적 가. 기억소자의 기본 원리를 이해한다. 나. 순차논리회로의 기본 소자인 래치와 플립플롭을 종류(RS, D, JK, T)별로 소개하고 이들의 기본 동작, 회로 구성 및 기능표를 이해한다. 2. 이론 디지..

  리포트 | 8페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  반도체 공정 레포트 - latch up (학점 A 레포트)

  Latch-up effect in CMOS 목차 Latch-up 이란 해결방안 Latch-up 이란 Latch-up 현상을 알아보기 전에 CMOS에 대해 알아보면 CMOS는 PMOS ... 수백mA 이상의 전류가 순간적으로 흘러 소자가 파괴되는 현상을 Latch Up이라 한다. 이러한 Latch Up현상에 의해 I-V 특성이 변하게 된다. ... 이러한 현상이 CMOS 내부에서도 일어나는데 이를 Latch-up 현상이라고 한다.

  리포트 | 7페이지 | 2,000원 | 등록일 2022.12.29

  다운로드 장바구니
• 

  논리회로설계실험 6주차 D Latch 설계

  (이론) 2.1) D Latch D Latch의 기본적인 생김새는 오른쪽 그림과 같다. ... 강의에서 다룬 S-R Latch와 Gated S-R Latch의 modeling 방법을 참고하여 구현할 것이다. ... SR Latch를 이용하여 D Latch를 구현하였는데, D와 EN을 AND gate에 입력시킨 결과와, D’과 EN을 AND gate에 입력시킨 결과를 SR Latch의 input으로

  리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  sr latch,D,T flip-flop 예비레포트

  실험 제목 [SR Latch, D Flip Flop, T Flip Flop] 2. ... m_temp1=4750 5. simulation -sr latch d flip flop -T FLIP FLOP 6. 참고 문헌 각주 ... 래치(latch) 또는 플립플롭(flip-flop)은 1비트의 정보를 보관 또는 유지할 수 있는 회로이며 sequential logic의 기본요소이다.

  리포트 | 5페이지 | 1,000원 | 등록일 2022.08.21

  다운로드 장바구니
• 

  SR Latch, D Flip Flop, T Flip Flop 결과레포트

  실험 제목 [SR Latch, D Flip Flop, T Flip Flop] 2. 실험 결과 -sr latch -d flip-flop -t flip-flop 3. ... 고찰 이번 실험은 vivado을 이용해서 sr latch, d flipflop, t flipflop 의 코드를 짜고 시뮬레이션 결과를 확인하는 실험이었다. sr latch는 set과

  리포트 | 2페이지 | 2,000원 | 등록일 2022.08.22

  다운로드 장바구니
• 

  디지털논리회로실험(Verilog HDL) - SR Latch, Level-Sensitive D-latch, D Flip-Flop

  resetting the latch’s memory -When both inputs are 0, the latch latches → it remains in its previously ... D Latch vs. ... still has problem (as does SR latch) → when c = 1, through how many latches will a signal travel?

  리포트 | 12페이지 | 1,000원 | 등록일 2019.08.29

  다운로드 장바구니
• 

  [논리회로실험] Latch & Flip-Flop 예비보고서

  실험과정 및 예상 결과 1) 실험 1 : R-S Latch with Enable - 74HC00 1개로 R-S Latch 회로를 구현한다. - Enable(C)에 1의 입력을 넣고 ... Latch & Flip-Flop 1. 실험목적 1) 여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다. 2. ... 실험이론 1) CLK, Enable CLK(클럭) : 일정 주기를 갖는 신호 ( 시간을 알려줌 ) Enable : 회로가 정상작동을 하게하거나 멈추도록 설정해주는 입력 2) Latch

  리포트 | 8페이지 | 1,000원 | 등록일 2021.05.04 | 수정일 2021.06.04

  다운로드 장바구니
• 

  인하대 fpga 4주차 latch, FF, counter보고서

  FPGA 4주차 보고서 Gated D latch D_ Flip-flop RTL MAP test_bench 4bit-up counter RTL MAP test bench 4bit down

  리포트 | 14페이지 | 3,000원 | 등록일 2020.07.07

  다운로드 장바구니
• 

  [논리회로실험] Latch & Flip-Flop - 결과보고서

  Latch & Flip-Flop 1. ... 실험 과정 및 결과 1) 실험 1 : R-S Latch with Enable (생략) - 74HC00 1개로 R-S Latch 회로를 구현한다. - Enable(C)에 1의 입력을 ... 고찰 이번 실험에서는 Latch with enable을 직접 구성해보고 truth table을 작성하여 enable 입력 값에 따른 Latch 회로의 동작을 알아보았고 Flip-Flop

  리포트 | 6페이지 | 1,000원 | 등록일 2021.05.04

  다운로드 장바구니
• 

  D-latch,D flip-flop,J-K flip-flop 결과레포트

  실험 제목 [D-latch , D flip-flop , J-K flip-flop] 2.

  리포트 | 2페이지 | 2,000원 | 등록일 2022.08.22

  다운로드 장바구니
• 

  논리회로실험 A+예비보고서 6 Latch & Flip-flop

  실험 이론1) Latch/Latch with enable-하나 이상의 비트들을 저장하기 위한 디지털 논리회로이다.-하나의 데이터 입력, 하나의 클럭 입력, 하나의 출력을 갖는다.

  리포트 | 6페이지 | 1,000원 | 등록일 2020.10.09

  다운로드 장바구니
• 

  논리회로실험_A+결과보고서_6_Latch & Flip-flop

  그리고 S와 R값이 둘 다 0값일 때 Latch의 역할인 저장한 값()을 출력한다. 구현한 Latch에서 저장한 값이란 직전 출력 값()을 의미한다. ... 구성한 회로는 Latch(비트를 저장하는 논리회로)이다. ... 실험 과정 및 결과실험 1) R-S Latch with Enable⇒실험1은 4개의 2-input NAND gate를 1개의 74HC00칩(2-input NAND gate)을 이용하여

  리포트 | 8페이지 | 1,000원 | 등록일 2020.10.09

  다운로드 장바구니