"ttl-logic 결과" 검색결과 1-20 / 259건

• 

  Logic gates-TTL gates와 드모르간의 법칙 결과보고서 A+ 레포트

  여러 번의 실험으로 출력 신호가 생각한 것과 비슷하게 나왔지만 좀 더 확실한 결과를 얻고자 NOT gate를 8개 설치하여 실험하여 결과 값을 얻었다.

  리포트 | 5페이지 | 2,000원 | 등록일 2023.11.15

  다운로드 장바구니
• 

  A+ 기계공학 기초실험 TTL-Logic 실험 결과레포트 (결과 보고서)

  실패라고 결론내렸는데, 부품이 정상적으로 작동하지 못한 이유를 추측해보면 ①전원 공급기의 다이얼을 많이 돌려서 과전류가 흘러 부품이 탔을 가능성 ②IC칩의 방향을 거꾸로 연결하여 +-전원을 ... (A=1, B=0 또는 A=0, B=1) 이 결과는 과제 1의 진리표의 결과와 동일한다. ... 조합 논리 회로의 결과값 Y의 식을 살펴보면 AND1과 AND2의 결과값이 논라합으로 이루어져 있다. 논리합은 두 입력값 중 하나만 1이 되면 결과값이 1이 된다.

  리포트 | 9페이지 | 1,500원 | 등록일 2020.10.22

  다운로드 장바구니
• 

  실험2 Logic gates-TTL gates와 드모르간의 법칙 결과보고서 A+ 레포트

  - TTL에서의 rising time, falling time 및 propagation delay를 측정한다.2. ... 실험 목적 - DeMorgan의 법칙을 공부하고 이를 이용하여 boolean logic equation을 간단하게 하거나 개선한다. ... 결과 및 분석 (모든 실험에서 빵판의 빨간줄은 5V, 파란색은 ground에 연결하였다.)

  리포트 | 5페이지 | 2,000원 | 등록일 2023.11.15

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 2. Digital Logic Gates 예비 보고서

  소자의 사용 없이 출력 단자들간의 결선만으로 OR logic을 구현하는 것으로서 Open-Collector TTL과 pull-up 저항을 사용하여 [그림 1]과 같이 구현할 수 있다 ... 관련 이론 1) TTL (Transistor Transistor Logic) 반도체를 이용하여 구현한 논리회로의 한 종류이다. ... 실험 회로의 해석 및 예상 결과 1) 과정 1-A [그림 6]의 회로에 대한 Xilinx ISE 시뮬레이션 결과는 [그림 7]과 같다.

  리포트 | 7페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  기계공학 기초실험_TTL Logic(기초,결과)

  리포트 | 1페이지 | 1,000원 | 등록일 2020.07.11

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab01(예비) / 2021년도(대면) / A+

  - 경우에 따라서는 같은 일을 하는 아날로그 회로보다 에너지를 더 소비할 수 있고, 결과적으로 발열도 많아진다. ... IC이다. - 전원전압(Vcc)은 5V(최소 4.75, 최대 5.25)이며 “High” logic level로 인식되는 입력전압(VIH)의 범위는 2V 이상이고, “Low” logic ... 비교를 통해서 생성되는 결과는 AB, A=B, A≠B의 4가지가 존재한다. - 인코더(encoder): 외부에서 들어오는 임의의 신호를 부호화 된 신호로 변환하여 컴퓨터 내부로 들여보내는

  리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  서강대학교 21년도 디지털논리회로실험 2주차 보고서 (A+자료) - Logic Gates, FPGA

  디지털논리회로실험 2주차 실험 보고서 목적 - TTL logic gates의 동작 방법을 익히고, Logic level과 noise margins, fanout에 대해 이해한다. - ... 일반적인 TTL소자의 출력을 wired-OR logic에서처럼 연결하여 사용할 수는 없다. ... 이렇게 truth table을 통해 기본적인 논리 함수들의 입, 출력 값을 확인할 수 있다. 2.2 Transistor-Transistor Logic: TTL 논리 회로 소자에는 TTL과

  리포트 | 20페이지 | 2,000원 | 등록일 2022.09.18

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-01 예비리포트 (2020 최신)

  [응용과제] 전가산기 회로를 구현하고 Dip 스위치와 LED를 통해 Input에 따른 Output 결과를 확인한다. - 입력 : A, B, Cin (Dip 스위치) - 출력 : S ... 실험 예상 결과 XOR Gate 회로의 경우 스위치를 모두 닫거나 모두 열 경우 LOGIC 0이 나와 LED에 불이 들어오지 않을 것이다. ... Standard logic IC에는 TTL 패밀리와 CMOS 패밀리가 있다(첫 주 실험은 TTL 이용).

  리포트 | 9페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-01 결과리포트 (2020 최신)

  전자전기컴퓨터설계실험Ⅱ 결과리포트 Lab-01 Design with TTL gates 작성일: 20.09.13 1. ... Standard logic IC에는 TTL 패밀리와 CMOS 패밀리가 있다(첫 주 실험은 TTL 이용). ... TTL 출력의 경우 0~0.4V가 LOGIC 0에 해당하고 0.4~2.7V가 Indeterminate region, 2.7~5V가 LOGIC 1에 해당한다.

  리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험_2 Digital logic gate

  실험 목표 - TTL logic gates의 동작 방법을 익힌다. - Logic level과 noise margins, 그리고 fanout에 대해 이해한다. - Gates를 이용하여 ... 그림 SEQ 그림 \* ARABIC1 2)Transistor-transistor logic: TTL Logic level과 noise margins TTL에서 정의하는 입력 및 출력 ... 디지털 논리회로 실험 결과 보고서 2주차 Digital logic gate 5조 20161510 윤수찬 1. 실험제목 : Digital Logic gate 2.

  리포트 | 21페이지 | 1,000원 | 등록일 2020.08.12

  다운로드 장바구니
• 

  건국대학교 전기전자기초실험1 12주차 예비보고서 A+

  . → 종류 : RTL(Resistor-Transistor Logic), DTL(Diode-Transistor Logic), TTL(Transistor-Transistor Logic ... 즉, 이 회로는 2-입력 NAND 게이트의 동작을 수행하게 된다. TTL 논리 게이트 회로의 안정성을 높이기 위하여 RTL 및 DTL 회로를 개선한 것이 TTL 회로이다. ... TTL 게이트는 DTL의 입력단 다이오드들을 트랜지스터로 대체한 것으로서, 기본적인 회로는 위의 그림과 같다. 2-입력 TTL NAND 게이트 회로를 보면, 입력 신호들이 연결되는

  리포트 | 24페이지 | 5,000원 | 등록일 2024.04.14 | 수정일 2024.04.22

  다운로드 장바구니
• 

  서울시립대학교 전전설2 1주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

  Essential Backgrounds (Required theory) for this Lab (1) TTL(Transistor-transistor logic) TTL은 반도체를 이용한 ... Reference (참고 문헌) HYPERLINK \l "본문1"[1] TTL(Transistor-transistor logic) - Hyperlink "https://en.wikipedia.org ... Purpose of this Lab Nodal Analysis, Mesh Analysis와 Superposition을 이용하여 회로를 분석하고 실험 결과를 PSpice로 분석한 결과와

  리포트 | 14페이지 | 무료 | 등록일 2020.07.22 | 수정일 2020.09.15

  다운로드 장바구니
• 

  TTL gates 실험보고서

  실험 2: Logic gates-TTL gates와 deMorgan의 법칙 1. ... 이 결과는 AND-OR-INVERT의 기능임을 알 수 있을 것이다. multisim_open collector OR gate 위 캡처화면은 open collector를 응용하여 만든 ... TTL 7403 open collector NAND gate를 사용하여 1 kΩ pull-up 저항과 함께 그림 6 (a)와 같이 회로를 꾸민다. 3.3.

  리포트 | 12페이지 | 1,000원 | 등록일 2021.04.06

  다운로드 장바구니
• 

  Logic 연산과 gates 실험보고서

  Logic 연산과 gates 1. AND 연산 1.1 A BULLET B (A "AND" B)는 둘 중 하나만 거짓(“0”)이어도 그 결과가 거짓인 연산이다. ... logic OR gate_LED 점등 GND와 Switch를 연결한 이유는 회로가 아예 끊어지는 것과 GND가 연결된 상황간의 차이를 알아보기 위함이며, 실험 결과 무관함을 관찰할 ... IC AND gate 2.1 TTL IC 7408에는 4 개의 2-입력 AND gate가 들어 있다. pin 번호와 각각의 기능을 적어 둔다.

  리포트 | 18페이지 | 1,000원 | 등록일 2021.04.06

  다운로드 장바구니
• 

  전전설2 실험 1 예비보고서

  TTL : 입력 전압 출력 전압 입력 전류 출력 전류 High 2 2.7 20μA -0.4mA Low 0.8 0.4 -0.4mA 4~8mA TTL은 무조건 전원전압에 상관없이, Low ... 배경 이론 및 사전조사 [2-1] TTL과 CMOS의 입력 및 출력 전압 전류에 대하여 조사하시오. ... 조합회로(combinational) : combinational logic 회로의 경우 state를 저장하지 않기 때문에 입력값에 대해 곧바로 출력이 결정된다. - 출력값이 0과 1의

  리포트 | 8페이지 | 1,000원 | 등록일 2023.11.17

  다운로드 장바구니
• 

  전전설2 실험1 결과보고서

  TTL design 9/1~9/8 전자전기컴퓨터공학부 2019440019 김민지 결과보고서 1. ... TTL : 입력 전압 출력 전압 입력 전류 출력 전류 High 2 2.7 20μA -0.4mA Low 0.8 0.4 -0.4mA 4~8mA TTL은 무조건 전원전압에 상관없이, Low ... 배경 이론 및 사전조사 [2-1] TTL과 CMOS의 입력 및 출력 전압 전류에 대하여 조사하시오.

  리포트 | 8페이지 | 1,000원 | 등록일 2023.11.17

  다운로드 장바구니
• 

  서울시립대학교 전전설2 1주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

  Summ레벨 출력전압: 0.4V TTL과 CMOS의 동작 전압 레벨 Logic Gate Chip의 회로도 (2) CMOS(Complementary metal-oxide-semiconductor ... Reference (참고 문헌) HYPERLINK \l "본문1"[1] TTL(Transistor-transistor logic) - Hyperlink "https://en.wikipedia.org ... Post-Lab Report - Title: Lab#1 Design with TTL Gates 담당 교수 담당 조교 실 험 일 학 번 이 름 1.

  리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

  다운로드 장바구니
• 

  전전설2 실험1 결과보고서

  TTL design 9/1~9/8 전자전기컴퓨터공학부 결과보고서 1. ... TTL : 입력 전압 출력 전압 입력 전류 출력 전류 High 2 2.7 20μA -0.4mA Low 0.8 0.4 -0.4mA 4~8mA TTL은 무조건 전원전압에 상관없이, Low ... 배경 이론 및 사전조사 [2-1] TTL과 CMOS의 입력 및 출력 전압 전류에 대하여 조사하시오.

  리포트 | 8페이지 | 2,000원 | 등록일 2022.11.30

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+

  ASIC의 이해 - 특정한 전자/정보통신 제품에 사용할 목적으로 설계된 비메모리 반도체 칩으로, 복잡한 큰 디지털 시스템은 앞서 소개한 TTL 등으로 제작할 수 없고 고집적 ASIC으로만 ... Post-report Schematic Design with Logic Gates 실험날짜 : 학번 : 이름 : 1. Introduction 가. ... 실험에서 사용되는 Gate들을 모두 간단한 논리연산의 수식으로 나타낼 수 있고, 실제로 실험 결과와 Boolean Algebra로 간략화한 식의 결과가 같음을 확인할 수 있다. 5.

  리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 2. Digital Logic Gates 결과 보고서

  디지털논리회로실험 서강대학교 전자공학과 2017년 2학기 결과레포트 실험2. Digital Logic Gates 실험2. Digital Logic Gates 1. 실험목적 1. ... TTL의 동작원리를 확인한다. 2. 주어진 진리표를 논리식으로 최적화 한다. 3. 논리식을 TTL로 구현하여 그 동작을 확인한다. 4. ... 실험 1-C 실험에서 사용한 TTL소자의 경우 입력이 없으면 HIGH로 작동하므로 PSW의 연결을 제거하면 해당 입력은 HIGH이 될 것으로 예상된다. ?

  리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니