시립대 전전설2 [3주차 결과] 레포트

목차

1. Introduction (실험에 대한 소개)
2. Materials & Methods (실험 장비 및 재료와 실험 방법)
3. Results of this Lab (실험 결과)
4. Conclusion (결론)
5. Reference (참고문헌)

본문내용

1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
이번 실험에서는 Verilog HDL 언어를 사용하여 논리회로를 설계하는 방법을 배운다. 비트 단위 연산자를 이용하는 실험과 Gate Primitive를 사용하는 방법, Behavioral modeling을 이용한 설계방법을 실험을 통해서 실시한다. 테스트 벤치로 예비레포트에서 작성한 실험을 토대로 실제 실험에서 키박스에 프로그래밍을 하여 실제 작동을 하는지 파악을 하고 각각의 진리표에 맞게 작동까지 확인을 한다.

나. Essential Backgrounds for this Lab
시뮬레이션을 위해 initial 등의 문을 사용하여 실행 조건을 갖춰놓은 모델링 기법이다. 시뮬레이션에는 유리하나 칩설계를 위해서는 수정을 거쳐야 한다.

자료형 의미
wire 함축된 논리적 동작이나 기능을 갖지 않는 단순한 연결을 위한 net
tri 함축된 논리적 동작이나 기능을 갖지 않는 단순한 연결을 위한 net이며, 하드웨어에서 3상태가 되는점이 wire와 다르다.
wand 다중 구동자를 갖는 net이며 하드웨어 구현을 모델링하기 위해 사용이 된다.
triand wand와 동일하게 다중 구동자를 갖는 net이며, 하드웨어에서 3상태를 갖는점이 다르다.
trior wor와 동일하게 다중 구동자를 갖는 net이며, 하드웨어에서 3상태를 갖는 점이 다르다.
supply0 회로접지에 연결되는 net
supply1 전원에 연결되는 net
tri0 저항성 pulldown에 의해 접지로 연결되는 net
tri1 저항성 pullup에 의해 접지로 연결되는 net
trireg 물리적인 net에 저장되는 전하를 모델링하는 net

2. Materials & Methods (실험 장비 및 재료와 실험 방법)
가. 실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서
(1) AND GATE 모델링
첫번쨰, and게이트를 모델링을 해야한다. Test Fixture파일에서 시뮬레이션 조건에 맞도록 파일을 수정을 해야한다.

참고 자료

http://hyperphysics.phy-astr.gsu.edu/hbase/Electronic/nor.html
https://www.instructables.com/id/NOR-gate-from-NAND-gate/
https://www.quora.com/Is-it-possible-to-make-a-3-input-NAND-or-NOR-gate-with-2-input-NAND-or-NOR-gates