(완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 결과 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,
- 최초 등록일
- 2020.07.27
- 최종 저작일
- 2019.10
- 22페이지/ MS 워드
- 가격 2,000원
소개글
각 실험마다 아래의 내용이 포함되어 있습니다.
1) 교안에서 요구하는 문법을 사용한 코드
2) 테스트벤치
3) 시뮬레이션
4) 핀 넘버
5) 콤보박스 결과
혼자서 시뮬레이션을 진행하실때 위 내용들을 차례로 따라가면 쉽게 진행하실 수 있습니다.
해당 교안과 동일한지 비교하실 수 있도록 각 목차에 해당하는 자세한 내용들을 작성해놓았습니다. 참고하시길 바랍니다.
목차
1. 실험 결과
1) 2:4 Decoder
2) 4:2 Encoder
3) 3x8 Decoder -if/ else if
4) 2비트 2:1 Mux -case
5) 1:4 Demux
6) 응용과제
2. 토의
1) 4:2 encoder WARNING 발생
2) 2bit mux
3) 응용과제
3. 결론
4. 참고문헌
본문내용
02. 토의
토의에서는 본 실험에서 진행한 여러 실습들 중 더 깊게 논의하고 싶은 사항들에 대해서 탐구하고자 한다.
1) 4:2 encoder WARNING 발생
4:2 encoder를 Gate primitive 방법을 이용하여 encoder를 처음 설계할 때 WARNING이 발생했다.
WARNING이 발생했을 때와 발생하지 않았을 때를 비교하면 노란색으로 색칠된 input 부분에서 a[0]의 값을 할당 유무에 따라 달라졌다. a[0]의 값을 할당해준다고 했을 때 다음과 같이 오류가 발생했다.
WARNING> Input <A<0>> is never used. This port will be preserved and left unconnected if it belongs to a top-level block or it belongs to a sub-block and the hierarchy of this sub-block is preserved
a[0]를 할당하지 않아야 하는 이유는 4:2 encoder는 두 게이트 모두 a[0]값을 사용하지 않기 때문이다. 처음 오류가 발생했을 땐 a[0]값이 결과에 영향을 미치지 않으므로 1또는 0을 임의로 설정해주었다. 하지만 이렇게 수정해도 오류가 떴고 결과적으로는 아예 배제해야 함을 알 수 있었다.
2) 2bit mux
2bit mux의 진리표와 논리회로에 대해서 생각해보고자 한다.
2bit mux라 함은 D0, D1이 2bit로 입력이 됐을 때, 출력인 Y도 2bit로 출력되는 것을 뜻한다. 이제 S의 값과 D0, D1의 값에 따라 두 입력 중 하나의 입력이 출력되는 것이다.
2bit mux의 논리도를 구현하면 다음과 같다. 2bit mux는 입력이 n=5개 이므로 출력은 총 2^n으로 32개의 경우가 나온다. 진리표를 작성하면 다음과 같다.
참고 자료
전자전기컴퓨터설계실험2 교안