"전전설2" 검색결과 21-40 / 18,371건

• 

  시립대 전전설2 [7주차 예비] 레포트

  전자전기컴퓨터설계실험 Ⅱ Pre-report 7주차: Sequential Logic 2 1. Introduction (실험에 대한 소개) 가. ... 출력이 현재상태로만 결정되는 Moore 머신과 출력이 현재상태와 입력에 의해서 결정되는 Mealy 머신으로 구분이 된다. 2. ... Compile -> Simulation에서 조건에 맞도록 파일 수정 -> Simulation -> Generate Programming File 실행 IMPACT 실행 -> 동작 확인 2)

  리포트 | 7페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [8주차 예비] 레포트

  8개의 LED의 조합으로 문자 표시가 이루어지기 때문에 7-Segment를 제어하기 위한 디코더의 설계가 필요하다 7-Segment Decoder 7-Segment Decoder 2. ... Compile -> Simulation에서 조건에 맞도록 파일 수정 -> Simulation -> Generate Programming File 실행 IMPACT 실행 -> 동작 확인 2. ... Array에 표시하시오 Parallel Load Data D~A: Bus Switch 1~4 Count Up: Button Switch 1 Count Down: Button Switch 2

  리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [4주차 예비] 레포트

  전가산기 전가산기는 반가산기 2개와 논리합 1개로 이루어진것으로 덧셈을 수행할때 하위자리에서 발생한 올림수까지 포함하여 계산하는 것이다. ... 반가산기는 올림수를 고려하지 않았었지만 전가산기는 올림수까지 입력받아 계산하는것이다. ... 이진화 십진법, 3초과 부호와 같은 여러가지 수학적 연산을 수행하는 가산기를 구성할 수 있지만, 대부분의 가산기는 2진수의 합을 계산한다. 2의 보수나 1의 보수를 이용하여 음수를

  리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대_전전설2_Velilog_예비리포트_7주차

  참고 문헌 전전설 교안 ... 실험 목적 2. 배경 이론 3. 실험 코드 분석 4. 참고 문헌 1. ... 실험 코드 분석 (1) 로직 설계 및 컴파일 및 코드분석 (2) 핀 설정 (3) 테스트 벤치 작성 후 컴파일 (4) 시뮬레이션 2) 직렬입력 / 병렬출력 회로 (1) 로직 설계 및

  리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11 | 수정일 2022.04.21

  다운로드 장바구니
• 

  시립대 전전설2 [3주차 결과] 레포트

  저항성 pulldown에 의해 접지로 연결되는 net tri1 저항성 pullup에 의해 접지로 연결되는 net trireg 물리적인 net에 저장되는 전하를 모델링하는 net 2.

  리포트 | 10페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [5주차 결과] 레포트

  그전까지는 하나씩 입력을 통해서 코드의 길이가 길어졌다면 이번에는 반복문을 통해서 손쉽게 지속적으로 반복을 할수가 있었다. if문과 cass문중에 선태을 하자면 case문이 조금더 ... 그림 4-1에 입력선이 2개, 출력선이 2개=4개인 2-to-4 디코더를 나타내었다. ... 1 0 0 0 0 0 0 세번째 실험 2비트 2 : 1 MUX 회로를 설계하시오 (case 문 사용) CASE문으로 설계한 MUX 시뮬레이션의 TEST BENCH 2 : 1 MUX

  리포트 | 14페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [6주차 예비] 레포트

  클럭의 Rising Edge일 때, 레지스터 A에 저장되어 있는 A3, A2, A1, A0 데이터는 레지스터 B의 B3, B2, B1, B0으로 전송됨. ... Essential Backgrounds for this Lab 래치(LATCH) 2개의 NAND게이트 게이트로 구성된 래치의 동작 래치(LATCH) 2개의 NOR 게이트로 구성된 래치의 ... 레지스터 B : 4개의 B3, B2, B1, B0 플립플롭으로 구성되어 있음.

  리포트 | 7페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [7주차 결과] 레포트

  만약 up=1, 그리고 출력이 15이하일 경우에는 out은 그 전의 출력값에 +1을 한다. ... 만약 up=0이면 출력이 15이하일 경우에 out은 그 전의 out 값에 1을 빼게 된다. ... blogId=zzbksk&logNo=220940410770&proxyReferer=https%3A%2F%2Fwww.google.co.kr%2F 2) Hyperlink "https:/

  리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 7주차

  Verilog HDL 실습 8주차 결과 리포트 Major 전자전기컴퓨터공학부 Subject 전자전기컴퓨터설계실험2 Professor Student ID Number Name submit ... date 목록 실험 목적 배경 이론 실험 장비 시뮬레이션 결과와 실험결과 비교 (1) Dynamic 7 Segment (2) PIEZO PIANO (3) Count With PIEZO ... 배경 이론 7Segment 숫자나 문자를 표시해 줄 수 있는 최소의 장치 HBE Combo 2 장치는 Common Cathode 방식을 따르며 High 값이 올 때 LED의 불이 들어온다

  리포트 | 9페이지 | 2,000원 | 등록일 2021.12.11

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 3주차

  참고문헌 -전전설 교안 -http://cms.kut.ac.kr/user/yjjang/htm_lect/dsys11/M01_VerilogHDL01.pdf -Xilinx ISE 사용법 by ... Assign {output1,output2} = input1 + input2 + input3; 위 코드는 output1의 자리가 올림 수 자리이고, output2의 자리가 그보다 아래 ... Assign {output1,output2} = input1 + input2 + input3; 위 코드는 output1의 자리가 올림 수 자리이고, output2의 자리가 그보다 아래

  리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 6주차

  이번 실험에서 주의 해야 했었던 점은 - 응용과제를 하기 전 예비 레포트를 작성하면서 입력에 clk(클럭)을 처음으로 사용해봤었는데 always문의 조건으로 clk가 상승하는 것을 ... 실험 목적 2. 배경 이론 3. 결과 4. 결론 및 고찰 1. ... 저번주에 설계했던 Converter과 어떻게 다르게 작동하는지를 비교해 보는 것도 좋을 것 같다. 2.

  리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 4주차

  참고문헌 -전전설 교안 - Hyperlink "http://cms.kut.ac.kr/user/yjjang/htm_lect/dsys11/M01_VerilogHDL01.pdf" http ... 회로. (2) 전가산기 : 두 개의 입력 비트와 자리올림의 입력비트(Carry IN : Ci)를 합하여 합과 자리올림(Carry out : Co)을 출력시키는 논리 회로(반가산기의 ... 입력에 자리 올림 입력 비트를 추가시킨 회로). (3) 4비트 가산기 : 전가산기가 1비트의 값을 더한 가산기라면, 멀티 비트 가산기(Multi-Bit Adder)인 4비트 가산기를

  리포트 | 14페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 예비리포트 4주차

  date 목록 실험 목적 배경 이론 실험 장비 실험 전 과제 반가산기, 전가산기 4비트 가산기 XOR 게이트를 이용한 감산기 4비트 감산기 실험 전 응용 과제 preview 1-bit ... 이는 xor게이트를 보여주는 것이고 나머지 문장은 and 게이트를 나타내 주는 것이다. (2) 테스트 벤치 작성 후 컴파일 (3) 시뮬레이션 2) 전가산기 (1) 프로젝트 생성, 로직 ... 그러면 1001이 나오는데 이것이 -7을 2진수로 표현하는 방법이다. (2) 테스트 벤치 작성 후 컴파일 (3) 핀 설정 (4) 시뮬레이션 실험 전 응용 과제 preview 1-bit

  리포트 | 14페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  서울시립대 전전설2 결과레포트 2주차 A+

  전가산기의 경우는 아래와 같다. ... OR, 턖, AND 소자를 이용해 반가산기와 전가산기를 combinational한 논리 회로를 만들어 본다. ... C1 입력 100 S1 C0 입력 000 S0 C0 입력 001 S1 C0 입력 110 S0 C1 결과 분석 Combo box에 전원을 연결하면 각종 출력 장치에 불이 들어온다. 2번

  리포트 | 5페이지 | 1,000원 | 등록일 2021.07.22

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 예비리포트 3주차

  Modeling) - code 시뮬레이션 결과 4) 4bit Full Adder –4 1bit Full Adder (Behavioral Modeling) code 시뮬레이션 결과 참고 문헌 전전설 ... 실험 장비 및 부품(Materials of the Experiment) 1) 장비 노트북 Xilinx ISE 프로그램 HBE-Combo Ⅱ-DLD 2) 부품 LED 실험 전 과제 AND ... date 목록 실험 목적 배경 이론 실험 장비 실험 전 과제 AND GATE NAND GATE 실험 전 응용 과제 preview 1bit Full Adder –Gate Primitive

  리포트 | 9페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 예비리포트 7주차

  Mealy Machine for the Serial I/O code converter 6.74LS193A counter 참고 문헌 전전설 교안 ... 핀 설정 2. ... Mealy machine (1) 로직 설계 및 컴파일 및 코드 분석 (2) 핀 설정 3) vending machine (1) 로직 설계 및 컴파일 및 코드 분석 (2) 핀 설정 (4

  리포트 | 17페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 예비리포트 8주차

  PIEZO 1) 회로 코드, 핀 설정, 테스트 벤치 2) 핀 번호 설정 3) 시뮬레이션 참고 문헌 전전설 교안 ... date 목록 실험 목적 배경 이론 실험 전 과제 7segment Dynamic 7 Segment PIEZO 3옥타브 ‘도’음 내기 PIEZO PIANO 74LS193A counters ... 이때 입력주파수를 2로 나누어준 값으로 계산해 주는 이유는 클럭이 내려가고 올라가고 하는 것 때문이다. (2) 핀 설정 (3) 시뮬레이션 결과 PIEZO PIANO (1) 회로 코드

  리포트 | 13페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  시립대_전전설2_Velilog_예비리포트_1주치

  Gate IC) 저항(4.7kΩ 2개, 220Ω 1개, 330Ω 2개) LED(Red 2개) 2pole DIP 스위치 1개 4. ... 실험 목적 - 각각의 TTL을 이용하여 논리 회로를 설계 및 실험 해본다. 2. ... 참고 문헌 1) 교안 2) 마이크로 프로세서 교재 3) TTL gate datasheet

  리포트 | 7페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 5주차

  결론 Behavioral 모델링에서 if문과 case문을 사용하여 각각의 조합논리회로를 설계해 보았다 참고문헌 -전전설 교안 - Hyperlink "http://cms.kut.ac.kr ... 논리회로 논리식 Q = S1’S2’A + S1’S2B + S1S2’C + S1S2D 4) BCD Code (8421 코드) BCD = Binary-Coded Decimal 로써 2진 ... 이번 설계에서는 3X8 디코더와 2:1MUX에 대해 알아보도록 한다. 2.

  리포트 | 16페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  서울시립대 전전설1 2주차 결과 레포트

  PostLab Report 제 2주차 개요와 계측기 1(전압전류원, DVM) 실험 과목명 전자전기컴퓨터설계실험1 담당 교수 담당 조교 실험일 실험조 학번 이름 목차 0. ... Materials & Methods) 가 – 실험에 사용된 도구, 실험 절차 및 측정 방법 사용된 도구(Materials) - 실험 장비 : 디지털 멀티미터(Agilent 34405A), 전원공급기 ... 2mA 2.00mA 0.00mA 왼쪽부터 v1, v2, i1, i2, i3 측정값 사진 - 실험(마)는 직렬로 연결된 2개의 저항과 다른 저항 하나가 병렬 연결되고 이에 4.

  리포트 | 14페이지 | 1,500원 | 등록일 2019.11.11

  다운로드 장바구니