"전전설2" 검색결과 61-80 / 18,363건

• 

  서울시립대 전자전기설계2(전전설2) 7주차 결과보고서

  코드 분석을 시작하자면 localparam STATE_0 = 2'd0, STATE_1 = 2'd1, STATE_2 = 2'd2, STATE_3 = 2'd3; 가장 먼저 코드에서 나오는 ... 2019년 전자전기컴퓨터설계실험2 7주차 실험보고서 0. ... 즉 실습0 교안에서 요구하는 코드를 이상 없이 작성하였다. 2.

  리포트 | 15페이지 | 1,500원 | 등록일 2019.10.30

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 8주차 사전보고서

  입력들을 2진화 된 10진법 표기로 나타내는 알고리즘이다. 0~9까지의 수를 2진법으로 표현할 수 있는 4비트 변수를 표현할 10진법 수의 자릿수의 개수만큼 선언하고 이 변수에 2진법에서 ... 2019년 전자전기컴퓨터설계실험2 8주차 사전보고서 0. ... 실습 2 Piezo, 7-segment 설계 ‘도레미파솔라시도’의 8음계를 Piezo와 7-segment를 통해 출력하는 로직의 설계를 동시에 하는 것이 실습 2이다.

  리포트 | 13페이지 | 1,500원 | 등록일 2019.11.05

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 5주차 사전보고서

  래치란 한 비트의 정보를 데이터가 바뀌기 전까지 계속 유지하는 회로이며, 클럭 입력을 갖지 않는 2진 기억소자로 기억과 귀환 기능을 하는 요소가 있기에 플립플롭과 유사하지만 클럭 입력이 ... 2019년 전자전기컴퓨터설계실험2 5주차 사전보고서 1. 교안의 2:4 디코더의 진리표로부터 논리회로를 카르노맵을 이용한 최적화 방법으로 설계하시오. ... X 11 X X X X 10 1 X X X = Y _{1} (A _{0} ,`A _{1} ,A _{2} ,A _{3} )=( A _{2} +A _{3}) 3.

  리포트 | 10페이지 | 1,500원 | 등록일 2019.10.13

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 5주차 결과보고서

  즉 2:4 디코더와 적합한 결과가 나왔다. 2. ... 실습5 2비트 2:1 MUX회로 case문 설계 실습 5는 2비트 2:1MUX 회로를 case문을 사용해 설계하는 것이다. ... 실습2 4:2 인코더를 Gate primitive으로 방법 디자인 실습2에서는 4:2 인코더를 Gate primitive 방법으로 디자인하는 것이었다.

  리포트 | 10페이지 | 1,500원 | 등록일 2019.10.13

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 6주차 결과보고서

  확인할 수 있다.2. ... 실습2 코드에 변화 주기실습2에서는 코드에 변화를 주어 동작이 어떻게 일어나는지 관찰하는 것이었다. ... 또한 2번 버튼을 눌러 clk2를 인가하였을 때 데이터가 전송되어 12번 LED에 불이 들어오는 것을 확인할 수 있다.

  리포트 | 14페이지 | 1,500원 | 등록일 2019.10.16

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 6주차 사전보고서

  2019년 전자전기컴퓨터설계실험2 6주차 사전보고서 0. 기본 숙지 사항 -1. 래치(2개의 NAND 게이트 결합) -2. ... 래치(2개의 NOR 게이트 결합) 이전 출력의 보수 -3. ... 즉 둘 사이의 차이점은 입력값의 메모리 저장 유무와 저장된 값이 입력값과 함께 출력에 영향을 미치는 점이다. 2.

  리포트 | 8페이지 | 1,500원 | 등록일 2019.10.16

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 1주차 결과보고서

  전가산기는 반가산기 2개와 추가적인 OR회로로 구성되어있는 회로인데 하나의 소자에 4개의 논리회로가 있는 7486, 7432 TTL을 하나씩 사용하고 7408 TTL을 사용하여 회로를 ... 2019년 전자전기컴퓨터설계실험2 1주차 실험보고서 학번 : 2015-610019 성명 : 윤종민 1. ... OR게이트 회로 구현 실습2에서는 7432 TTL을 이용해 OR 게이트 회로를 구현하였다.

  리포트 | 10페이지 | 1,000원 | 등록일 2019.10.13

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 4주차 사전보고서

  즉 0 또는 1을 지속적으로 토글링하는 코드를 작성한 것이다. 3. 2‘s complement(2진 보수) 방식으로 ? ... 최종적으로 n비트 내에서 표현할 수 있는 수는 -(2^(n-1)) ~ 2^(n-1) - 1 이다. 4비트 내에서는 다음과 같이 ? ... initial begin // Initialize Inputs a = 0; b = 0; forever for(k = 0; k < 2; k = k+1) begin a = k%2; #20

  리포트 | 6페이지 | 1,500원 | 등록일 2019.10.13

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 3주차 사전보고서

  2019년 전자전기컴퓨터설계실험2 3주차 사전보고서 1. ... -요약 : Verilog가 VHDL보다 문법적으로 자유롭고, 쉬우나, 복잡한 작업에서는 VHDL이 더 유리함. 2. ... = 4) : 괄호 안의 내용이 참이기에 a의 값은 1임 a = (1 > 2) : 괄호 안의 내용이 거짓이기에 a의 값은 0임 6.

  리포트 | 8페이지 | 1,500원 | 등록일 2019.10.13

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 4주차 결과보고서

  실습2 (1비트 전가산기 설계) 실습2에서는 각각의 위 모듈 인스턴스와 행위수준 모델링, 두 가지의 방법으로 1비트 전가산기를 설계하였다. ... 또 위 사진처럼 행위수준 모델링을 사용하여 always, if문을 사용하여 1비트 전가산기를 작성하였다. ... 두 가지의 방식으로 작성한 코드의 시뮬레이터 결과 다음과 같이 전가산기의 진리표에 일치하는 파형이 나왔다.

  리포트 | 11페이지 | 1,500원 | 등록일 2019.10.13

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (1) TTL Gates Lab on Breadboard

  실험 목적 논리 연산 OR, XOR에 대해 알아보고 OR 게이트와 XOR 게이트의 작동을 확인한 후 이를 이용하여 반가산기와 전가산기를 제작한다. 2. 실험 이론 2.1. ... 이로써 실제로 전가산기가 적절히 작동하고 있음을 알 수 있다. Ⅲ. ... Full Adder 전가산기는 이진수의 한 자릿수를 연산하고, 하위의 자리 올림수 입력을 포함하여 출력한다.

  리포트 | 19페이지 | 2,000원 | 등록일 2019.10.06 | 수정일 2021.04.29

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (3) Logic Design using Verilog HDL

  Module(2) (31) 2. 실험 방법 및 실험 결과 (35) 2.1. AND Gate (35) 2.2. ... 실험 목적 (03) 2. 실험 이론 (03) 2.1. HDL (03) 2.2. Verilog (03) Ⅱ. 본론 (03) 1. 실험 장비 및 사용법 (03) 1.1. ... 음수는 2의 보수(2’s complementary) 형식으로 표현된다.

  리포트 | 84페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 8주차 결과보고서

  입력들을 2진화 된 10진법 표기로 나타내는 알고리즘이다. 0~9까지의 수를 2진법으로 표현할 수 있는 4비트 변수를 표현할 10진법 수의 자릿수의 개수만큼 선언하고 이 변수에 2진법에서 ... 2019년 전자전기컴퓨터설계실험2 8주차 실험보고서 0. ... 실습 2 Piezo, 7-segment 설계 ‘도레미파솔라시도’의 8음계를 Piezo와 7-segment를 통해 출력하는 로직의 설계를 동시에 하는 것이 실습 2이다.

  리포트 | 15페이지 | 1,500원 | 등록일 2019.11.05

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 7주차 사전보고서

  코드 분석을 시작하자면 localparam STATE_0 = 2'd0, STATE_1 = 2'd1, STATE_2 = 2'd2, STATE_3 = 2'd3; 가장 먼저 코드에서 나오는 ... 2019년 전자전기컴퓨터설계실험2 7주차 사전보고서 0. ... 만약 in=1이면 다음 상태는 state_2이다. 이외의 case일 경우 state는 0이다.

  리포트 | 12페이지 | 1,500원 | 등록일 2019.10.30

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 3주차 결과보고서

  응용과제(1비트 전가산기 회로 Gate primitive 설계) 응용과제는 1비트의 전가산기 회로를 Gate primitive 방법으로 설계하는 것이었다. 1비트 전가산기는 여러 개의 ... 시뮬레이션 결과는 전가산기의 진리표와 정확히 일치하는 파형을 보여주었다. ... 2019년 전자전기컴퓨터설계실험2 3주차 실험보고서 1.

  리포트 | 14페이지 | 1,500원 | 등록일 2019.10.13

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (6) Flip-Flop and Register, SIPO

  실험 목적 (03) 2. 실험 이론 (03) 2.1. Combinational Logic (03) 2.2. Sequential Logic (03) 2.3. ... 실험 장비 (06) 2. 실험 방법 (07) 2.1. 4-bit Parallel Data Transfer (07) 2.2. 4-bit SIPO (14) 2.3. ... Flip-Flop (03) 2.4. Data Transfer (05) 2.5. Serial Input Parallel Output(SIPO) (05) 2.6.

  리포트 | 44페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) 계산기 프로젝트 팩토리얼 및 quiz mode 포함

  'b0000)&&(ten2>4'b0000)) begin one2=4'b1001; ten2=ten2-1; end else if((one2==4'b0000)&&(ten2==4'b0000 ... 4'b0000)) begin one2=4'b1001; ten2=4'b1001; ten2=ten2-1; end else if((one2==4'b0000)&&(ten2==4'b0000) ... /// begin if (ten24'b0000) begin ten2=ten2-1'b1; end else if((one2==4'b0000)&&(ten2==4'b0000)&&(hun2>

  리포트 | 35페이지 | 20,000원 | 등록일 2020.12.22

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (8) 7-Segment and PIEZO Control

  실험 목적 (03) 2. 실험 이론 (03) 2.1. 7-Segment (03) 2.2 PIEZO (04) Ⅱ. 본론 (05) 1. 실험 장비 (05) 2. ... = 2’b00000010) [사진 51] 피에조/7-세그먼트 (BTN = 2’b00000100) [사진 52] 피에조/7-세그먼트 (BTN = 2’b00001000) [사진 53] ... 피에조/7-세그먼트 (BTN = 2’b00010000) [사진 54] 피에조/7-세그먼트 (BTN = 2’b00100000) [사진 55] 피에조/7-세그먼트 (BTN = 2’b01000000

  리포트 | 22페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

  다운로드 장바구니
• 

  서울시립대학교(시립대) 전자전기컴퓨터설계실험2(전전설2) 파이널 프로젝트(Final Project)

  전자전기컴퓨터설계실험 2 (최기상 교수님) 파이널 프로젝트 1. 설계 목표 2. 코드 설명 3. 작동 모습 1. ... 현재 주파수tate = line2; line2 : if (cnt == 20) state = delay_t; delay_t : if (cnt == 10) state = line1; default ... 설정 기능들은 TEXT LCD를 통해 출력한다. ☞ 각 기능들은 DIPSW를 통해 설정한다. ☞ 시간, 날짝 변경은 SW를 통해 변경한다. ☞ 입력 clk로 1MHz를 사용한다. 2.

  리포트 | 78페이지 | 1,500원 | 등록일 2023.11.12 | 수정일 2023.11.24

  다운로드 장바구니
• 

  [비대면] 전자전기컴퓨터설계실험1 2주차 레포트 (시립대) (전전설1)

  v=CzY2abWCVTY&t=1464s" https://www.youtube.com/watch?v=CzY2abWCVTY&t=1464s ... 주파수는 (2000) / (2) = 1000Hz이고 주기는 1ms가 된다. peak-to-peak는 1.5 × 2 = 3V가 되며 최대값은 1.5V, 최소값은 -1.5V이다. ... 실효치는 V, VPP는 6V이며 최대값은 3V, 최소값은 -3V 오른쪽 V(t)의 경우 (2) / (2 = Hz가 주파수이고, 주기는 주파수의 역수이므로 1μs, 평균치는 3 × ≒

  리포트 | 7페이지 | 1,500원 | 등록일 2021.03.07

  다운로드 장바구니