"논리회로 설계 및 실" 검색결과 201-220 / 663건

• 

  한국가스공사 전기직 최신 자기소개서, 합격자 자기소개서, 홍보문구 없음

  회로' 강의 시간에 논리 소자들을 조합해서 회로를 구현하는 과제가 주어졌습니다. ... 조장과 다른 조원들은 회로 설계 과제는 해체해서 다시 연결하는 수밖에 없다고 했습니다. ... 고민하던 중에 '기본 회로 설계' 강의에서 배운 'OrCAD'라는 시뮬레이션 프로그램이 떠올랐습니다.

  자기소개서 | 3페이지 | 5,000원 | 등록일 2018.08.30 | 수정일 2023.06.13

  다운로드 장바구니
• 

  2016년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 결과보고서 8장 논리함수와 게이트

  아날로그 및 디지털 회로 설계 실습 결과 보고서 실습 8. 논리함수와 게이트 조 제출일 작성자 조원 8-4. ... 설계실습 내용 및 분석 8-4-1 설계한 논리게이트 구현 및 동작 (A) Low(0) 값, High(1) 값, Vcc를 각각 0V, 5V, 5V로 설정한다. ... 다만 우리가 실험실에서 설계한 회로가 실제 분야에서 사용되는 회로와 큰 차이가 나는 부분 중 하나는 wire 부분이라고 생각한다.

  리포트 | 9페이지 | 1,000원 | 등록일 2016.12.23 | 수정일 2017.06.25

  다운로드 장바구니
• 

  mosfet을 이용한 2단증폭기 (3)

  회로도 및 회로설명 사용한 회로에 대한 DC/AC해석 SPICE simulation(netlist, 결과파형) 회로 설계과정(Gain, cutoff frequency 등등)에 대한 ... 결론 및 고찰 이번 전자공학실험의 최종 프로젝트는 mosfet을 이용한 2단 증폭기를 설계하는 것이었다. ... MOSFET만을 이용하여 디지털 논리 기능과 메모리 기능을 실현할 수도 있다.

  리포트 | 11페이지 | 1,500원 | 등록일 2017.11.17

  다운로드 장바구니
• 

  [컴퓨터구조] "ARM vs MIPS" 레포트

  ARM / X86 / MIPS 세 방식은 모두 CPU의 설계 디자인이다. 각 프로세서를 기반으로 CPU 및 소프트웨어를 설계하고 실행한다. ... 외부로 구동하는 역할을 한다. ⑤ ALU(arithmetic and logic unit) : 32비트 산술 및 논리 연산을 수행하는 곳으로 레지스터 뱅크로부터 2개의 내부 버스가 연결되어 ... ARM 의 CPU 코어 -어플리케이션 코어 : 무선, 가전제품, 이미지 처리 등의 복잡한 운영체제 처리 -임베디드 코어 : 대용량 저장장치, 자동화 기기, 산업용 기기 등의 실시간

  리포트 | 6페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

  다운로드 장바구니
• 

  한국철도시설관리공단 전기직 자기소개서입니다.

  교내 '디지털 논리 회로' 강의에서 여러 가지 논리 소자를 이용하여 복잡한 회로 구현하는 과제가 주어졌습니다. ... 조원들은 회로 설계 과제는 해체해서 다시 연결하는 수밖에 없다고 하였습니다. ... 고민하던 중에 '기본 회로 설계' 강의에서 배운' OrCAD'라는 시뮬레이션 프로그램이 떠올랐습니다.

  자기소개서 | 3페이지 | 3,000원 | 등록일 2018.03.20

  다운로드 장바구니
• 

  디지털실험 - 설계 1 예비 보고서

  설계　준비 과정 1) 세그먼트 이해와 설계 구성 2) 구동을 위한 진리표 작성 3) 진리표에 따른 최소 논리식 구현 (카르노맵을 이용한 논리식 구현) 4) 논리게이트 회로 구상 및 ... AND - OR의 게이트 꼴 NAND - NAND 게이트 꼴 4) 논리게이트 회로 구상 및 시뮬레이션을 통한 회로 구성 및 결과값 도출 - AND, OR, NOT 게이트를 이용한 회로 ... 목적 1) 디코더에 대해 알아보자. 2) 논리회로소자에 대해 알아보자. 3) 7-Segment를 디코더를 이용해서 사용해보자. 2.

  리포트 | 7페이지 | 1,500원 | 등록일 2017.04.02

  다운로드 장바구니
• 

  서울시립대 전자전기컴퓨터설계실험2 제02주 Lab01 Post

  Post-lab Report 전자전기컴퓨터설계실험Ⅱ 2주차. ... 현재 실험실에 있는 HBE-Combo II-SE의 사용자들은 숙련된 전문가들이 아니므로, Breadboard 및 MCU의 Port 혹은 Pin이 정상적인 상태가 아닐 수 있다. ... 오차 분석 [실험 4] 전 가산기 논리 회로 실험 소자 및 Breadboard의 접촉 불량 소자를 직접 납땜하지 않았기 때문에, 전선 및 소자와 Breadboard 사이의 접촉 불량이

  리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

  다운로드 장바구니
• 

  한국 가스기술공사 자기소개서

  여러 가지 논리 소자를 이용하여 회로 설계를 하는 것이 주 과제였습니다. B. 구체적으로 어떤 일을 진행하고 있었습니까? ... (100자 이내) 학부시절, 논리 회로에 관심이 많아 ´디지털 논리 회로´라는 강의를 수강하게 되었습니다. ... (100자 이내) 회로 설계가 진행될수록 회로는 점점 더 복잡해졌고, 최종 실행 시 문제가 발생해도 이 결선의 위치가 어딘지 알 수 없었습니다.

  자기소개서 | 4페이지 | 3,000원 | 등록일 2018.04.26

  다운로드 장바구니
• 

  Combinational Logic Design Ⅱ Decoder, Encoder and Mux

  Reference (참고문헌) Introduction (실험에 대한 소개) Purpose of this Lab : 조합논리회로에 대해서 알아보고 디코더 및 MUX회로를 ISE 프로그램을 ... 회로를 조합하여 구성한 논리 회로 출력이 입력에 의해 결정됨. ... Essential Backgrounds (Required theory) for this Lab 조합 논리 회로 논리 곱(AND), 논리 합(OR), 논리 부정(NOT)의 세가지 기본

  리포트 | 16페이지 | 1,000원 | 등록일 2016.04.06

  다운로드 장바구니
• 

  압축된 공기를 가지고 무엇을 할 것인가?’

  이것은 1932년 헝가리의 헨리 코안더에 의하여 발견된 코안더 효과를 이용하여 논리연산을 하는 것으로 악 환경하의 논리연산으로서 사용된다. ... 후진할 때는 전진 때에 비해서 실런더와 로드 사이의 환상면적의 차에 대한 압력을 곱한 만큼의 힘이 적게 가해진다. ... 시스템 설계자나 그 관련 기술자는 시스템에 따라 그에 맞는 가장 적절한 방식을 이용해야 한다. 1) 공압기술의 (장단점) ◆ 공압 기술의 장점 ① 동력원인 압축 공기를 간단히 얻을

  리포트 | 23페이지 | 3,000원 | 등록일 2018.08.27 | 수정일 2022.03.21

  다운로드 장바구니
• 

  Combinational-Logic-Design-Ⅱ-Decoder, Encoder and Mux

  Reference (참고문헌) < 초록 (Abstract) > 이번 실험의 경우 전반적으로 조합논리회로를 이해하고 이를 직접 설계해보고 다른 회로에도 응용하여 설계하는 목적에 맞게 ... 이를 통해 조합논리회로가 어떠한 연결관계를 갖고 his Lab 조합 논리 회로 논리 곱(AND), 합(OR), 부정(NOT)의 세가지 기본 회로를 조합하여 구성한 논리 회로 출력이 ... MUX회로를 설계해보고 이를 응용하여 BCD to Excess-3 Code Convertor회로도 같이 설계해보았다.

  리포트 | 19페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

  다운로드 장바구니
• 

  포항공과대학교 대학원 입학 자기소개서 (포항공대, 포스텍)

  디지털회로설계를 주제로 하는 연구실에 진학하여 공부하고 싶습니다. ... 디지털 회로에 관심이 많아 이를 주로 연구하시는 교수님 밑에서 FFT 프로세서의 성능 비교 및 verilog 설계를 주제로 졸업 프로젝트를 하였습니다. ... 다른 프로그래밍에 비해 논리적인 요소가 중요시된다는 점이 흥미로웠고 이는 verilog를 통한 설계를 졸업 프로젝트 주제로 정하는 계기가 되었습니다.

  자기소개서 | 2페이지 | 3,000원 | 등록일 2017.07.15 | 수정일 2020.11.03

  다운로드 장바구니
• 

  경희대학교 논리회로 레포트

  논리회로(정 연 모 교수님) / 제출일 : 2012. 09. 13. ... ), 논리합(OR), 부정(NOT)의 기본적 논리소자를 연결하여 수치를 나타내는 신호를 처리하는 회로이다. ... 전자계산기에서는 연산은 모두 2진법이 사용되고 있기 때문에 연산 과정에서 수치의 표시는 이 논리회로에 의해서 나타내는 외에 연산의 제어도 논리회로의 1 또는 0에 대응하여 지시된다.

  리포트 | 3페이지 | 2,000원 | 등록일 2016.04.17

  다운로드 장바구니
• 

  Combinational Logic Design ⅠArithmetic Logic and Comparator

  회로 반 가산기 두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리 회로 Truth table 전가산기 두 개의 입력 비트와 자리올림의 입력비트( ... Carry IN: Ci)를 합하여 합과 자리올림(Carry out:Co)을 출력시키는 논리 회로 반가산기의 입력에 자리 올림 입력 비트를 추가시킨 회로 Truth table 4비트 ... Reference (참고문헌) Introduction (실험에 대한 소개) Purpose of this Lab : 연산회로에 대해서 알아보고 반가산기, 전가산기 및 4-bit 가산기를

  리포트 | 17페이지 | 1,000원 | 등록일 2016.04.06

  다운로드 장바구니
• 

  Verilog HDL

  순차논리회로의 설계, 설계된 회로의 시뮬레이션을 위한 테스트벤치의 작성에 사용 always 구문, initial 구문, task, function 내부에 사용 always 구문 @ ... 단축에 따른 설계비용의 감소 설계자산의 재사용에 의한 설계비용의 감소 표준 HDL 및 사용자의 확대 IEEE 표준인 동시에 미국 정부의 공인 HDL 전세계적으로 설계 및 설계정보 ... 가능 다양한 설계기법의 검색에 의한 최적화 도달 선택적 최적화 기법을 이용한 합성 설계 특정 설계기술이나 공정과 무관한 설계 특정 ASIC 제조업체 및 구현기술과 무관한 설계 가능

  리포트 | 57페이지 | 1,000원 | 등록일 2016.04.06

  다운로드 장바구니
• 

  2017 경북대학교 전기전자실험 PLC제어 A+보고서

  시스템 설계자는 PID 및 필터와 같은 기존 function block을 사용하거나 사용자 정의 논리를 캡슐화하고 프로그램 전체에서의 코드를 쉽게 재사용 할 수 있다. 3. ... FBD는 그래픽이기 때문에 제어 논리를 이해하고 프 로그램 하기 위해 광범위한 프로그래밍 교육 없이 시스템 설계자가 쉽게 사용 할 수 있다.기존 function block을 사용하여 ... 풍력 발전 단지는 관리인이 상주하기가 힘든 점 때문에 각종 장치는 상태, 발전량, 가동 정보 등은 PLC를 통해 실시간으로 전송되어 관리된다.

  리포트 | 10페이지 | 1,500원 | 등록일 2017.12.30

  다운로드 장바구니
• 

  Sequential Logic Design Ⅰ Flip-Flop, Register and SIPO

  회로를 ISE 프로그램을 이용하여 설계해본다. ... 대부분의 디지털 시스템은 조합 논리 회로와 기억소자로 구성됨. 가장 많이 사용되는 기억소자가 플립플롭. ... 데이터 전송 회로를 설계하기 위해 다음과 같이 작성 후 프로젝트에 Source를 추가한다.

  리포트 | 13페이지 | 1,000원 | 등록일 2016.04.06

  다운로드 장바구니
• 

  Lab#03 Verilog HDL

  Essential Backgrounds 1) Verilog HDL introduction 가) HDL기반 설계의 장점 (1) 설계오류 수정시간 및 회로변경 시간 단축에 따른 설계시간의 ... 단축 (2) 최적화, 상위수준 설계를 통한 설계의 질 향상 (3) 특정 설계기술이나 공정과 무관한 설계 (4) 낮은설계비용 및 효율적인 설계 관리 나) Verilog HDL 어휘 ... 결과는 실험 1과 같고, 기호에 따라 Behavioral Modeling과 Gate Primitive modeling을 번갈아가며 사용할 수 있다.Full Adder 논리회로 실험의

  리포트 | 20페이지 | 1,500원 | 등록일 2016.09.11

  다운로드 장바구니
• 

  Sequential Logic DesignⅡFSM and Clocked Counter

  Essential Backgrounds (Required theory) for this Lab 스테이트 머신 순차 논리부와 조합 논리부로 구성되는 동기식 순차회로. ... Pre-Lab Report - Title: Lab#07 Sequential_Logic_Design_Ⅱ @ FSM and Clocked_Counter- 담당 교수 담당 조교 실 험 ... 이를 이용하여 다른 회로도 응용할 수 있도록 한다.

  리포트 | 13페이지 | 1,000원 | 등록일 2016.04.06

  다운로드 장바구니
• 

  정보교과 배움중심 연구수업(조합논리회로)

  문제분석 및 입출력설계 - 진리표작성 - 논리식 작성 - 논리식의 간소화- 논리 회로의 구현 안내 ? ... ‘문제분석 및 입출력설계 - 진리표작성 - 논리식 작성 - 논리식의 간소화- 논리 회로의 구현’ 의 형태로 작성 ? ... 실생활 속에서 활용되는 조합논리 회로를 직접 만들어 볼 수 있다. ◎ 학습 활동 파악하기 실생활의 예를 찾고, 조합논리회로 작성단계에 따라 개인 활동지 작성하기 조원들과 작성한 조합논리회로

  리포트 | 8페이지 | 3,000원 | 등록일 2014.11.14 | 수정일 2015.02.04

  다운로드 장바구니