"논리회로 설계 및 실" 검색결과 221-240 / 673건

• 

  Combinational-Logic-Design-Ⅱ-Decoder, Encoder and Mux

  Reference (참고문헌) < 초록 (Abstract) > 이번 실험의 경우 전반적으로 조합논리회로를 이해하고 이를 직접 설계해보고 다른 회로에도 응용하여 설계하는 목적에 맞게 ... 이를 통해 조합논리회로가 어떠한 연결관계를 갖고 his Lab 조합 논리 회로 논리 곱(AND), 합(OR), 부정(NOT)의 세가지 기본 회로를 조합하여 구성한 논리 회로 출력이 ... MUX회로를 설계해보고 이를 응용하여 BCD to Excess-3 Code Convertor회로도 같이 설계해보았다.

  리포트 | 19페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

  다운로드 장바구니
• 

  포항공과대학교 대학원 입학 자기소개서 (포항공대, 포스텍)

  디지털회로설계를 주제로 하는 연구실에 진학하여 공부하고 싶습니다. ... 디지털 회로에 관심이 많아 이를 주로 연구하시는 교수님 밑에서 FFT 프로세서의 성능 비교 및 verilog 설계를 주제로 졸업 프로젝트를 하였습니다. ... 다른 프로그래밍에 비해 논리적인 요소가 중요시된다는 점이 흥미로웠고 이는 verilog를 통한 설계를 졸업 프로젝트 주제로 정하는 계기가 되었습니다.

  자기소개서 | 2페이지 | 3,000원 | 등록일 2017.07.15 | 수정일 2020.11.03

  다운로드 장바구니
• 

  경희대학교 논리회로 레포트

  논리회로(정 연 모 교수님) / 제출일 : 2012. 09. 13. ... ), 논리합(OR), 부정(NOT)의 기본적 논리소자를 연결하여 수치를 나타내는 신호를 처리하는 회로이다. ... 전자계산기에서는 연산은 모두 2진법이 사용되고 있기 때문에 연산 과정에서 수치의 표시는 이 논리회로에 의해서 나타내는 외에 연산의 제어도 논리회로의 1 또는 0에 대응하여 지시된다.

  리포트 | 3페이지 | 2,000원 | 등록일 2016.04.17

  다운로드 장바구니
• 

  Combinational Logic Design ⅠArithmetic Logic and Comparator

  회로 반 가산기 두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리 회로 Truth table 전가산기 두 개의 입력 비트와 자리올림의 입력비트( ... Carry IN: Ci)를 합하여 합과 자리올림(Carry out:Co)을 출력시키는 논리 회로 반가산기의 입력에 자리 올림 입력 비트를 추가시킨 회로 Truth table 4비트 ... Reference (참고문헌) Introduction (실험에 대한 소개) Purpose of this Lab : 연산회로에 대해서 알아보고 반가산기, 전가산기 및 4-bit 가산기를

  리포트 | 17페이지 | 1,000원 | 등록일 2016.04.06

  다운로드 장바구니
• 

  Verilog HDL

  순차논리회로의 설계, 설계된 회로의 시뮬레이션을 위한 테스트벤치의 작성에 사용 always 구문, initial 구문, task, function 내부에 사용 always 구문 @ ... 단축에 따른 설계비용의 감소 설계자산의 재사용에 의한 설계비용의 감소 표준 HDL 및 사용자의 확대 IEEE 표준인 동시에 미국 정부의 공인 HDL 전세계적으로 설계 및 설계정보 ... 가능 다양한 설계기법의 검색에 의한 최적화 도달 선택적 최적화 기법을 이용한 합성 설계 특정 설계기술이나 공정과 무관한 설계 특정 ASIC 제조업체 및 구현기술과 무관한 설계 가능

  리포트 | 57페이지 | 1,000원 | 등록일 2016.04.06

  다운로드 장바구니
• 

  2017 경북대학교 전기전자실험 PLC제어 A+보고서

  시스템 설계자는 PID 및 필터와 같은 기존 function block을 사용하거나 사용자 정의 논리를 캡슐화하고 프로그램 전체에서의 코드를 쉽게 재사용 할 수 있다. 3. ... FBD는 그래픽이기 때문에 제어 논리를 이해하고 프 로그램 하기 위해 광범위한 프로그래밍 교육 없이 시스템 설계자가 쉽게 사용 할 수 있다.기존 function block을 사용하여 ... 풍력 발전 단지는 관리인이 상주하기가 힘든 점 때문에 각종 장치는 상태, 발전량, 가동 정보 등은 PLC를 통해 실시간으로 전송되어 관리된다.

  리포트 | 10페이지 | 1,500원 | 등록일 2017.12.30

  다운로드 장바구니
• 

  Sequential Logic Design Ⅰ Flip-Flop, Register and SIPO

  회로를 ISE 프로그램을 이용하여 설계해본다. ... 대부분의 디지털 시스템은 조합 논리 회로와 기억소자로 구성됨. 가장 많이 사용되는 기억소자가 플립플롭. ... 데이터 전송 회로를 설계하기 위해 다음과 같이 작성 후 프로젝트에 Source를 추가한다.

  리포트 | 13페이지 | 1,000원 | 등록일 2016.04.06

  다운로드 장바구니
• 

  Lab#03 Verilog HDL

  Essential Backgrounds 1) Verilog HDL introduction 가) HDL기반 설계의 장점 (1) 설계오류 수정시간 및 회로변경 시간 단축에 따른 설계시간의 ... 단축 (2) 최적화, 상위수준 설계를 통한 설계의 질 향상 (3) 특정 설계기술이나 공정과 무관한 설계 (4) 낮은설계비용 및 효율적인 설계 관리 나) Verilog HDL 어휘 ... 결과는 실험 1과 같고, 기호에 따라 Behavioral Modeling과 Gate Primitive modeling을 번갈아가며 사용할 수 있다.Full Adder 논리회로 실험의

  리포트 | 20페이지 | 1,500원 | 등록일 2016.09.11

  다운로드 장바구니
• 

  정보교과 배움중심 연구수업(조합논리회로)

  문제분석 및 입출력설계 - 진리표작성 - 논리식 작성 - 논리식의 간소화- 논리 회로의 구현 안내 ? ... ‘문제분석 및 입출력설계 - 진리표작성 - 논리식 작성 - 논리식의 간소화- 논리 회로의 구현’ 의 형태로 작성 ? ... 실생활 속에서 활용되는 조합논리 회로를 직접 만들어 볼 수 있다. ◎ 학습 활동 파악하기 실생활의 예를 찾고, 조합논리회로 작성단계에 따라 개인 활동지 작성하기 조원들과 작성한 조합논리회로

  리포트 | 8페이지 | 3,000원 | 등록일 2014.11.14 | 수정일 2015.02.04

  다운로드 장바구니
• 

  Sequential Logic DesignⅡFSM and Clocked Counter

  Essential Backgrounds (Required theory) for this Lab 스테이트 머신 순차 논리부와 조합 논리부로 구성되는 동기식 순차회로. ... Pre-Lab Report - Title: Lab#07 Sequential_Logic_Design_Ⅱ @ FSM and Clocked_Counter- 담당 교수 담당 조교 실 험 ... 이를 이용하여 다른 회로도 응용할 수 있도록 한다.

  리포트 | 13페이지 | 1,000원 | 등록일 2016.04.06

  다운로드 장바구니
• 

  [고려대 전기회로실험]7. 옴의 법칙, 8. 직렬회로, 9. 직렬회로 설계 결과리포트

  직렬회로 설계 학번 성명 실험실 실험조 실험일시 16.03.17 3. ... 결과 및 토의에서 언급한 논리에 의해 V=IR`,`I= {V} over {R} ,`R= {V} over {I} 의 관계식을 얻을 수 있으며 이를 옴의 법칙이라 한다. 3. ... 실험목적 1) 지정된 저항 조건을 만족하는 직렬회로를 설계한다. 2) 지정된 전류, 전압 조건을 만족하는 직렬회로를 설계한다. 3) 지정된 전류, 저항 조건을 만족하는 직렬회로를 설계한다

  리포트 | 10페이지 | 1,000원 | 등록일 2016.09.22

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)2주차예비

  HBE-ComboⅡ-SE HBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치로 회로에서 많이 사용되는 Switch, LED와 같은 주변 장치를 ... Schematic 회로의 여러 요소들 간의 내부 연결 상태를 그림으로 표현하여 각종 함수(논리 함수 등)들과 입력 단자들을 시각적으로 확인하여 회로를 구현할 수 있는 기능을 뜻한다. ... FPGA(Field programmable gate array) 이미 설계된 하드웨어를 반도체로 생산하기 직전 최종적으로 하드웨어의 동작 및 성능을 검증하기 위해 제작하는 중간 개발물

  리포트 | 12페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  FPGA설계 - DE2보드 사용 버스 하차 시스템

  응용 분야 버스 하차 시스템 - 여러 개의 스위치를 연결하여 안내 및 경고 ▶화장실이나 비상시 버튼으로 사용가능 . - 서브모터를 이용하여 속도 조절 가능 . ... 작품 목적 ( 설명 ) 버스 하차 시스템 - 버스의 하차 시스템을 Verilog 로 만들어 DE2 보드에 구현 . - 논리 게이트 및 스위치 , LED 를 사용 하여 기본 적인 DE2 ... 부품 DE2 보드 ( 케이블 및 파워포함 ) PUSH 스위치 모듈 서브 모터 Twitch GEC( 세라믹 부저 ) 그밖에 설계에 필요한 부품 및 재료는 DE2 보드에 장착되어 있고

  리포트 | 13페이지 | 2,000원 | 등록일 2016.12.24 | 수정일 2018.02.09

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)3주차결과

  Verilog HDL Verilog는 HDL 중 하나로 전자 회로 및 시스템에서 쓰이며 회로 설계 및 검증, 구현 등의 용도로 사용된다. ... HBE-ComboⅡ-SE HBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치로 회로에서 많이 사용되는 Switch, LED와 같은 주변 장치를 ... Post Report 주 제: Lab#03 Verilog HDL 지도교수 : 신 창 환 교수님 실험조교 : 이 영 택 실 험 일 : 2015년 10월 6일 학 번 : 2012440

  리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  논리회로-13주차

  REPORT ━━━━ 과 목 명 논리회로 및 실험 분 반 2 분반(COM203-02) 실 험 날 짜 2013. 05. 28 담 당 교 수 도재수 교수님 소 속 컴퓨터멀티미디어 학부 ... 논리회로는 실험과 수업을 할수록 일상생활에서 많이 쓰인다는 점을 알게 되며 정말 흥미로운 과목인 것 같다. ... 마지막으로 이번 실험을 통해서는 서로 다른 코드를 변환하는 회로를 설계하는 방법에 대해서 이해하고, 설계할 땐 작은 마더보드에 선을 연결하면서 복잡하긴 했지만 결과가 정상적으로 나왔을

  리포트 | 7페이지 | 1,500원 | 등록일 2015.11.12

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)2주차결과

  HBE-ComboⅡ-SE HBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치로 회로에서 많이 사용되는 Switch, LED와 같은 주변 장치를 ... Schematic 회로의 여러 요소들 간의 내부 연결 상태를 그림으로 표현하여 각종 함수(논리 함수 등)들과 입력 단자들을 시각적으로 확인하여 회로를 구현할 수 있는 기능을 뜻한다. ... FPGA(Field programmable gate array) 이미 설계된 하드웨어를 반도체로 생산하기 직전 최종적으로 하드웨어의 동작 및 성능을 검증하기 위해 제작하는 중간 개발물

  리포트 | 15페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  [고려대 전기회로실험 결과리포트]11. 병렬회로의 전류, 12. 병렬회로의 저항, 13. 병렬회로 설계 결과리포트

  결과 분석 및 토의 본 실험은 지정된 저항, 전류, 또는 전압 조건을 만족하는 병렬 회로를 설계하고 설계된 사항을 바탕으로 회로를 구성해 이론값과 측정값이 일치하는지 확인하는 실험이다 ... 병렬회로의 전류 학번 성명 실험실 실험조 실험일시 16.03.24 1. ... 위와 같은 논리를 바탕으로, 병렬연결된 저항기의 개수가 증가하는 경우 총 저항은 감소하여 회로의 총 전류는 증가하고, 각 저항기의 저항값이 증가하는 경우 총 저항 또한 증가하여 회로의

  리포트 | 7페이지 | 1,000원 | 등록일 2016.09.22

  다운로드 장바구니
• 

  교육과정탐구 리포트 - 교육과정 설계

  발표 정보의 표현 (논리회로) P.150 실생활에서의 논리회로가 어디에 사용되는지 찾아 낼 수 있다. ... 교실 5 11 5/1 - 5/3 정보의 표현 - 2 세가지 기본 논리회로 교실 12 5/6 5/10 진리표 교실 13 5/13 5/17 조합 논리회로 교실 14 5/20 5/24 논리회로의 ... 응용 교실 15 5/27 5/31 생활속에서 만날 수 있는 논리회로 교실 6 15 6/3 6/7 정보기기의 구성과 동작 운영체제의 개념 컴퓨터 실습실 16 6/10 6/14 운영체제의

  리포트 | 8페이지 | 1,500원 | 등록일 2015.10.04

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)3주차예비

  Verilog HDL Verilog는 HDL 중 하나로 전자 회로 및 시스템에서 쓰이며 회로 설계 및 검증, 구현 등의 용도로 사용된다. ... HBE-ComboⅡ-SE HBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치로 회로에서 많이 사용되는 Switch, LED와 같은 주변 장치를 ... Preliminary Report 주 제: Lab#03 Verilog HDL 지도교수 : 신 창 환 교수님 실험조교 : 이 영 택 실 험 일 : 2015년 10월 6일 학 번 : 2012440

  리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  토비스 연구개발 회로 설계 필기 합격자소서 입니다. 합격당시 취업상태로 면접은 참여하지 않았습니다. 서류는 넣은 후 한참 뒤에 합격 연락 왔습니다.

  지원업무와 관련한 자신의 강점 및 경험 아날로그 회로 연구실에서 1년간 학부연구생을 수행하면서 회로 설계를 한 경험이 있습니다. ... 전자회로, 논리회로를 자발적으로 복습하였고, 졸업 후에는 상공회의소 교육을 통해 끊이지 않게 공부하였습니다. pspice, AVR 등 tool 사용에도 능숙해질 수 있었습니다. ... 이 경험은 토비스의 회로설계 직무에 크게 기여할 수 있을 것입니다.

  자기소개서 | 3페이지 | 3,000원 | 등록일 2017.03.02 | 수정일 2017.04.03

  다운로드 장바구니