[전자회로실험] 설계2결과. CMOS OP AMP 설계
- 최초 등록일
- 2010.05.30
- 최종 저작일
- 2010.05
- 10페이지/ 한컴오피스
- 가격 1,000원
소개글
[전자회로실험] 설계2결과. CMOS OP AMP 설계 입니다.
피스파이스 결과 및 실험결과 사진 비교 해석
모두 포함입니다.
목차
▣ 설계 준비 사항
▣ 실험 기기
▣ 시뮬레이션을 통한 실험 예비 보고서
✪ 증폭단 특성 측정(Closed-loop 구성)
✪ Open-loop Gain
본문내용
▣ 설계 준비 사항
◉ two-stage CMOS op amp를 설계하고 SPICE 시뮬레이션 하시오.
◉ 이때, 전원 전압은 VDD=-VSS=±7.5V 로 설정하고, 각 transistor의 ㅣVtㅣ=1V, k=0.5mA/V, l=1/50V로 고려한다. 또한, DC gain은 1000V/V로 한다.
◉ 설계한 회로의 모든 소자 크기를 표시하고, 회로도와 시뮬레이션 결과, discussion을 첨부하시오.
▣ 실험 기기
1) 직류 전원 장치(±15V)
2) 오실로스코프
3) CD4007 : CMOS Array ICs(3개)
4) Capacitors : 0.1uF(1개), 10pF(1개)
5) Resistors : 220kΩ(2개), 100kΩ(2개), 1kΩ(1개), 1MΩ(1개), 100MΩ(1개)
▣ 시뮬레이션을 통한 실험 예비 보고서
✪ DC operation
- Setup
1) 전원 전압 = ± 7.5V, R1=220kΩ, R2=∞, C2=0pF으로 설정한다.
2) Positive input (A)를 GND에 연결하고, negative input (B)를 output (F)에 연결한다.
- Measurement
1) 입력이 없을 떄, node F와 node E를 oscilloscope를 이용하여 측정해 보고 증폭단이 안정적(stable)으로 동작하는지 검증하시오.
2) Node A ∼ G 의 DC 바이어스 전압을 측정하시오.
참고 자료
없음