"전전설2 2주차" 검색결과 41-60 / 16,685건

• 

  서울시립대 전자전기설계2(전전설2) 7주차 사전보고서

  2019년 전자전기컴퓨터설계실험2 7주차 사전보고서 0. ... 출력값은 out과 state_out이 존재하는데, out은 말 그대로 출력값이고 state_out은 4비트 출력값으로 무어머신 내에서 상태가 어떤 상태인지 보여주는 4비트 값이다. ... 코드 분석을 시작하자면 localparam STATE_0 = 2'd0, STATE_1 = 2'd1, STATE_2 = 2'd2, STATE_3 = 2'd3; 가장 먼저 코드에서 나오는

  리포트 | 12페이지 | 1,500원 | 등록일 2019.10.30

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 8주차 결과보고서

  2019년 전자전기컴퓨터설계실험2 8주차 실험보고서 0. ... 이진화 십진법의 각 자리의 수를 왼쪽으로 1bit씩 shift 시킨다. 2. 왼쪽으로 shift 되었을 때 값이 5 이상일 면 add3 를 해준다. 3. 1번을 반복한다. 4. ... 기본 숙지 사항 0) 7-Segment Decoder 숫자나 문자를 표시해주는 장치, 8개의 LED로 구성되어 있으며, 각각의 LED에 불이 들어왔을 때의 상태에 따라 다양한 문자

  리포트 | 15페이지 | 1,500원 | 등록일 2019.11.05

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 3주차 결과보고서

  2019년 전자전기컴퓨터설계실험2 3주차 실험보고서 1. ... 시뮬레이션 결과는 전가산기의 진리표와 정확히 일치하는 파형을 보여주었다. ... 응용과제(1비트 전가산기 회로 Gate primitive 설계) 응용과제는 1비트의 전가산기 회로를 Gate primitive 방법으로 설계하는 것이었다. 1비트 전가산기는 여러 개의

  리포트 | 14페이지 | 1,500원 | 등록일 2019.10.13

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 6주차 결과보고서

  확인할 수 있다.2. ... 실습2 코드에 변화 주기실습2에서는 코드에 변화를 주어 동작이 어떻게 일어나는지 관찰하는 것이었다. ... 또한 2번 버튼을 눌러 clk2를 인가하였을 때 데이터가 전송되어 12번 LED에 불이 들어오는 것을 확인할 수 있다.

  리포트 | 14페이지 | 1,500원 | 등록일 2019.10.16

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 6주차 사전보고서

  2019년 전자전기컴퓨터설계실험2 6주차 사전보고서 0. 기본 숙지 사항 -1. 래치(2개의 NAND 게이트 결합) -2. ... 래치(2개의 NOR 게이트 결합) 이전 출력의 보수 -3. ... 즉 둘 사이의 차이점은 입력값의 메모리 저장 유무와 저장된 값이 입력값과 함께 출력에 영향을 미치는 점이다. 2.

  리포트 | 8페이지 | 1,500원 | 등록일 2019.10.16

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 1주차 결과보고서

  2019년 전자전기컴퓨터설계실험2 1주차 실험보고서 학번 : 2015-610019 성명 : 윤종민 1. ... 또한 LED 회로에 저항을 따로 연결하는 주된 이유는 과전류가 흘러 LED의 수명을 낮추는 일이 없게 하기 위해서이다. 2. ... TTL을 하나 더 쓰는 만큼 올바른 연결을 해주어야 한다.

  리포트 | 10페이지 | 1,000원 | 등록일 2019.10.13

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 4주차 사전보고서

  2019년 전자전기컴퓨터설계실험2 4주차 사전보고서 1. always 구문과 initial 구문의 차이점에 대하여 조사하시오. ... 즉 0 또는 1을 지속적으로 토글링하는 코드를 작성한 것이다. 3. 2‘s complement(2진 보수) 방식으로 ? ... 최종적으로 n비트 내에서 표현할 수 있는 수는 -(2^(n-1)) ~ 2^(n-1) - 1 이다. 4비트 내에서는 다음과 같이 ?

  리포트 | 6페이지 | 1,500원 | 등록일 2019.10.13

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 3주차 사전보고서

  2019년 전자전기컴퓨터설계실험2 3주차 사전보고서 1. ... @(in) begin : LOOP -> in에 나열된 신호들 중 하나 이상의 변화 발생하면 begin-end 사이의 블록의 실행이 트리거 out=0; -> out의 값을 0으로 준다 ... -요약 : Verilog가 VHDL보다 문법적으로 자유롭고, 쉬우나, 복잡한 작업에서는 VHDL이 더 유리함. 2.

  리포트 | 8페이지 | 1,500원 | 등록일 2019.10.13

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 4주차 결과보고서

  2019년 전자전기컴퓨터설계실험2 4주차 실험보고서 1. ... 실습2 (1비트 전가산기 설계) 실습2에서는 각각의 위 모듈 인스턴스와 행위수준 모델링, 두 가지의 방법으로 1비트 전가산기를 설계하였다. ... 알려주는 Comparator을 설계하는 것이다.

  리포트 | 11페이지 | 1,500원 | 등록일 2019.10.13

  다운로드 장바구니
• 

  [비대면] 전자전기컴퓨터설계실험1 2주차 레포트 (시립대) (전전설1)

  Period는 주기 T를 의미하고 단위는 s이다. Freq를 활성화시켰던 동일한 7번 소프트 키를 다시 누르면 Period를 활성화시킬 수 있다. 2. ... High-Z는 반대로 부하저항이 50Ω보다 커질수록 display와 측정되는 부하저항간의 전압차가 줄었다. ... 따라서 전압분배법칙에 의해 프로브 끝에서 측정되는 전압은 1/10로 줄어 입력된다. 1X 프로브의 경우 입력저항이 1MΩ이고 그에 따라 측정값과 실제값이 같다.

  리포트 | 7페이지 | 1,500원 | 등록일 2021.03.07

  다운로드 장바구니
• 

  서울시립대학교 전전설2 2주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

  이때, 프로그래밍의 과정은 퓨즈를 태워서 필요한 비트의 부분은 “0”으로 만들어주는 것이다. ... 두 번째로 CPLD의 Routing(경로 설정)이 외부 연결을 반영해서 내부 소자를 활용하는 횟수를 줄이도록 한다. ... Essential Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 3 2.

  리포트 | 16페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.10.24

  다운로드 장바구니
• 

  서울시립대학교 전전설2 2주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

  두 번째로 CPLD의 Routing(경로 설정)이 외부 연결을 반영해서 내부 소자를 활용하는 횟수를 줄이도록 한다. ... Results of Lab 2. ... B, Cout의 입력을 받고, 세 수를 모두 더해 2진수의 형태로 값을 출력하는 것을 확인할 수 있었다. 4) 응용과제(실습 5) 4-bit 2진수 시도를 해보았지만, 결국에 컴퓨터를

  리포트 | 27페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

  다운로드 장바구니
• 

  [전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 2주차 예비+결과(코드포함) HBE-Combo2-SE board

  실험목표1)Xilinx를 활용하여 간단한 논리 게이트를 설계하고, 이들을 이용하여 Instance Symbol 기능을 활용하여 복잡한 회로를 설계한다.2)Isim을 활용하여 설계한 ... XOR gate는 두 입력이 서로 다를 때 출력이 1이고, 두 입력이 같을 때는 출력이 0인 논리 게이트이다.2)Half Adder는 XOR gate와 AND gate로 이루어지며,

  리포트 | 8페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 7주차 Lab07 결과 레포트 Sequential Logic 2, 전자전기컴퓨터설계실험2,

  한가지 더 생각해줘야 할 점은 우리는 각 STATE마다 입력이 0일때와 1일때를 생각해줘야 한다는 점이다. ... 즉, 1011을 만들기위해 그 앞들의 숫자가 무엇이고 그때의 입력이 저렇게 설정된다는 것을 안다면 남은 입력도 고려해줘야 한다는 것이다. 2)응용과제의 코드 설명의 가독성을 높이기 ... 순차회로 실험부터 점점 더 많은 요소들을 고려해주어야 하여 주변분들께 많이 여쭤보게 되었는데, 앞으로도 진행할 실험에서 어떤 내용인지 잘 숙지하고 있어야 제대로 된 실험을 진행할 수

  리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 예비 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

  래치 S(set)는 출력 1, R(reset)은 출력 0으로 만들어준다는 의미이다. ... 오류가 난 이 코드의 문제점은 a[0]의 값을 할당할 수 있도록 설정해준 것이다. 2 to 4 encoder에선 a[0]입력 값을 사용하지 않으므로 불필요하여 오류가 난 것 같다. ... S2 S1 00 01 11 10 0 0 0 1 S2 S1 00 01 11 10 0 0 1 0 C=s1s2’ D=s1s2 S2 S1 00 01 11 10 0 1 0 0 S2 S1 00

  리포트 | 19페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 결과 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

  처음 오류가 발생했을 땐 a[0]값이 결과에 영향을 미치지 않으므로 1또는 0을 임의로 설정해주었다. ... WARNING발생하지 않았을 때 WARNING이 발생했을 때와 발생하지 않았을 때를 비교하면 노란색으로 색칠된 input 부분에서 a[0]의 값을 할당 유무에 따라 달라졌다. a[0]의 값을 할당해준다고 ... 하지만 이렇게 수정해도 오류가 떴고 결과적으로는 아예 배제해야 함을 알 수 있었다. 2) 2bit mux 2bit mux의 진리표와 논리회로에 대해서 생각해보고자 한다. 2bit mux라

  리포트 | 22페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 7주차 Lab07 예비 레포트 Sequential Logic 2, 전자전기컴퓨터설계실험2,

  이번 실험을 진행하기 전, 미리 코드를 작성하는 과정이 많이 어려워서 주변의 조언을 많이 받았다. ... 즉, 현재의 입력이 출력에 영향을 준다. 다음은 밀리 머신의 베릴로그 모델링 방법이다. ①Next state ③ Output ②순차회로 3. ... 본 실험은 순차회로로, 출력신호가 입력신호에 의해서만 결정되는 조합회로와 달리 정보를 기억하는 기억소자를 사용하며 CLK도 영향을 미치기에 더 많은 것들을 고려해줘야 했기 때문이다.

  리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates

  즉, 가산기의 최종 전파지연은 전가산기를 통하여 캐리가 전파하는데 필요한 시간이다. 캐리의 전파시간은 가산기의 성능을 결정하는 중요한 특성이다. ... 결론 본 실험에서는 Xilinx ISE로 XOR, OR, AND 게이트, 반가산기, 전가산기들을 이용해 최종적으로 4 Bits Ripple Carry Adder를 설계한 후 콤보 박스에 ... 하지만 입력 캐리 C3값은 앞단으로부터 C2계산을 마칠 때까지 최종 값을 만들지 못한다. 마찬가지로 C2는 C1을 기다려야 하며 이렇게 C0까지 내려가게 된다.

  리포트 | 28페이지 | 3,000원 | 등록일 2020.07.27 | 수정일 2020.09.16

  다운로드 장바구니
• 

  [전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 3주차 예비+결과(코드포함) Verilog HDL

  공백(blank)과 탭은 문자열에서 의미 있게 취급한다.2.주석(comment)⇨HDL 소스코드의 설명을 위해 사용되며, 컴파일과정에서 무시된다. ... 회로를 설계하고 Testbench code를 활용하여 작동을 확인한다.나.이론적배경-Verilog HDL 어휘 규칙1.여백(white space)⇨빈칸(space), 탭(tab), 줄바꿈으로 ... 확장 식별자(escaped identifier)란 \ (back slash)로 시작되며, 여백(빈칸, 탭, 줄바꿈) 등으로 끝나며 프린트 가능한 ASCII 문자들을 식별자에 포함시키는

  리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 9주차 Lab09 예비 레포트 LCD Control 전자전기컴퓨터설계실험2,

  이번 실험을 진행하기 전, 미리 코드를 작성하는 과정이 어려워서 주변의 조언을 많이 받았다. ... 지난주 Lab08에서 다룬 7segment와는 다르게 Text LCD에는 문자를 표시하기 위한 컨트롤러가 같이 구성되어 있기 때문에, 이 컨트롤러를 제어하는 로직이 설계되어야 한다. ... 참고 문헌 전자전기컴퓨터설계실험2 교안 PAGE \* MERGEFORMAT2

  리포트 | 15페이지 | 2,000원 | 등록일 2020.07.28 | 수정일 2020.11.16

  다운로드 장바구니