설계2_CMOS OP AMP 설계_결과
- 최초 등록일
- 2011.07.05
- 최종 저작일
- 2011.06
- 10페이지/ 한컴오피스
- 가격 1,500원
소개글
CMOS OP AMP, 전자회로실험
목차
없음
본문내용
<설계 2. CMOS OP AMP 설계> -결과 보고서-
1. 실험결과
1) DC operation
- Setup:
a) 전원 전압 = 7.5V, , , 으로 설정한다.
b) Positive input (A)를 GND에 연결하고, negative input (B)를 output (F)에 연결한다.
c) 커패시터를 output (F)과 GND 사이에 연결한다.
- Measurement:
a) 입력이 없을 때, node F 와 node E를 oscilloscope를 이용하여 측정해 보고 증폭단이 안정적(stable)으로 동작하는지 검증하시오.
CH1
5V/div
CH2
5V/div
node E
-5V
node F
0V
☞ 노드 E는 1단 증폭기의 출력이고, 이 노드가 2단 증폭기의 입력으로 들어가서 2단 증폭된 출력이 노드 F이다. DC operation이기 때문에 oscillation 특성은 없다. 오실로스코프로 출력단을 측정한 이유는 증폭단이 안정적으로 출력됨을 확인하기 위함이다. 측정 결과 transient 구간 없이 일정한 값을 유지하므로 증폭단이 안정적(stable)으로 동작한다고 할 수 있다.
<시뮬레이션 결과>
☞ Node E와 F가 각각 -6.3442V, 3.0902mV로 transient구간 없이 일정한 값을 유지하므로 증폭단이 안정적(stable)으로 동작한다고 할 수 있다.
b) Node A ~G 의 DC 바이어스 전압을 측정하시오.
참고 자료
없음